english  | Home | Impressum | KIT
Becker

Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Institutsleiter (Sprecher)
Raum: 324
Tel.: +49 721 608-42502
Fax: +49 721 608-42925
beckerRnw4∂kit edu

Engesserstr. 5

76131 Karlsruhe



Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 400 Veröffentlichungen (und mehr als 30 Patenten) mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker war von 2012 bis 2014 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).
2013 hat Prof. Becker die Ehrendoktorwürde (Dr. h. c.) der Technischen und Wirtschaftswissenschaftlichen Universität (TWU) Budapest erhalten.

 

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

  • System-on-Chip (SoC), Network-on-Chip (NoC)
  • Hardware Software Codesign
  • Multi-Core Prozessorarchitekturen
  • Dynamisch Rekonfigurierbare Systeme
    • Hardwarearchitekturen und Akzeleratoren
    • Dynamisch partielle Rekonfigurationstechniken
  • Hardware Synthesemethoden und Multi-Domain Modellierungs- & Simulationsverfahren
  • Cyber-Physical Systems (CPS)

     

    Lehre

     

    Aktivitäten

     

    Konferenzen


    • FPL (International Conference on Field-Programmable Logic and Applications)
    • RAW (Reconfigurable Architecture Workshop)
    • ARC (International Symposium on Applied Reconfigurable Computing)
    • ISVLSI (IEEE Computer Society Annual Symposium on VLSI)
    • IEEE SOCC (IEEE International System-on-Chip Conference)
    • PATMOS (International Workshop on Power And Timing Modeling, Optimization and Simulation)

     

    Projekte

     

    Projekt ARAMiS II

    Zukünftige sicherheitskritische Anwendungen in der Automobil- und Luftfahrt-Industrie, aber auch das Zukunftsthema Industrie 4.0 zeigen einen deutlich steigenden Bedarf an digitaler Rechenleistung.
    Diesem Bedarf entspricht, dass auch die Prozessoren von eingebetteten Systemen in nächster Zeit auf Multicore-Technologie basieren werden, die in anderen Anwendungsgebieten wie PCs, Tablets und Smartphones längst erfolgreich verwendet werden.
    (https://www.itiv.kit.edu/5158.php
     

    Projekt ARAMiS

    ARAMiS (Automotive, Railway and Avionics Multicore Systems) hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen.
    (https://www.itiv.kit.edu/4835.php)

     

    Projekt ARGO

    Verbesserung der Leistung und Reduktion der Kosten, ohne dabei die funktionalen Sicherheit zu beeinflussen, sind die wichtigsten Anforderungen für eingebettete elektronische Systeme zum Beispiel in der Luft- und Raumfahrttechnologie, der Automatisierungstechnik und der Automobilindustrie.
    (https://www.itiv.kit.edu/4833.php)

     

    Projekt InvasIC

    Unter dem Begriff Invasives Rechnen wird ein völlig neues Paradigma für den Entwurf und die Programmierung zukünftiger paralleler Rechensysteme erforscht. Die Grundidee besteht darin, parallelen Programmen die Fähigkeit zu verleihen, in einer als Invasion bezeichneten Phase ressourcengewahr Berechnungen auf eine Menge aktuell verfügbarer Ressourcen zu verteilen, und nach paralleler Abarbeitung diese in einer als Rückzug bezeichneten Phase wieder frei zu geben.
    (https://www.itiv.kit.edu/4837.php)

     

     

    Innovation:

     

     

    emmtrix Technologies GmbH
    Die emmtrix Technologies GmbH ist ein Spin-Off des Instituts für Informationsverarbeitung (ITIV) am Karlsruher Institut für Technologie (KIT). Das Unternehmen entwickelt Softwarewerkzeuge, welche die Programmierung von Mehrkernprozessoren in eingebetteten Systemen (z.B. Fahrassistenzsysteme) signifikant vereinfacht und optimiert.
    (www.emmtrix.com)

     

     

     

    

    55 Veröffentlichungen im Jahr 2011


    26 Journals & Bücher
    • M. Huebner, J. Becker
      Multiprocessor System-on-Chip: Hardware Design and Tool Integration
      In Multiprocessor System-on-Chip: Hardware Design and Tool Integration, 2011

    • D. Goehringer, J. Obie, A. Braga, M. Huebner, C. Llanos, J. Becker
      Exploration of Power-Performance Tradeoffs through Parameterization of FPGA-based Multiprocessor Systems
      In Hindawi International Journal of Reconfigurable Computing, Special Issue: Selected Papers from the 5th International Workshop on Reconfigurable Communication Centric Systems-on-Chip (ReCoSoC2010), 2011

    • D. Goehringer, M. Huebner, E. Nguepi Zeutebouo, J. Becker
      Operating System for Runtime Reconfigurable Multiprocessor Systems
      In Hindawi International Journal of Reconfigurable Computing, Special Issue: Selected Papers from the 17th Reconfigurable Architectures Workshop (RAW2010), 2011

    • M. Niknahad, O. Sander, J. Becker
      QFDR-an integration of Quadded Logic for modern FPGAs to tolerate high radiation effect rates
      In Radecs - Conference on Radiation Effects on Components and Systems, 2011

    • M. Birk, S. Koehler, M. Balzer, M. Huebner, N. Ruiter, J. Becker
      FPGA-Based Embedded Signal Processing for 3-D Ultrasound Computer Tomography
      In Nuclear Science, IEEE Transactions on, Band 58, S. 1647 -1651, 2011

    • J. M. P. Cardoso, P. C. Diniz, Z. Petrov, K. Bertels, M. Huebner, H. van Someren, F. Goncalves, J. G. de F. Coutinho, G. Constantinides, B. Olivier, W. Luk, J. Becker, G. Kuzmanov, F. Thoma, L. Braun, M. Kuehnle, R. Nane, V. Sima, K. Krátký, J. C. Alves, J. C. Ferreira
      REFLECT: Rendering FPGAs to Multi-Core Embedded Computing
      In Reconfigurable Computing: From FPGAs to Hardware/Software Codesign, 2011

    • F. Thoma, M. Huebner, D. Goehringer, H. U. Yilmaz, J. Becker
      Power and performance optimization through MPI supported dynamic voltage and frequency scaling
      In Proc of the 3rd MARC Symposium, Ettlingen, Germany, 2011

    • M. Niknahad, O. Sander, J. Becker
      A study on fine granular fault tolerance methodologies for FPGAs
      In RecoSoc, 2011

    • R. Schmogrow, M. Winter, D. Hillerkuss, B. Nebendahl, S. Ben Ezra, J. Meyer, M. Dreschmann, M. Huebner, J. Becker, C. Koos, W. Freude, J. Leuthold
      Real-time OFDM transmitter beyond 100 Gbit/s
      In Opt. Express, Band 19, S. 12740--12749, 2011

    • J. Meyer, M. Huebner, L. Braun, O. Sander, J. Noguera, R. Stewart, J. Becker
      FPGA Startup Through Sequential Partial and Dynamic Reconfiguration
      In VLSI 2010 Annual Symposium, Band 105, S. 289-302, 2011

    • L. Braun, J. Becker
      Two Dimensional Dynamic Multigrained Reconfigurable Hardware
      In VLSI 2010 Annual Symposium VLSI 2010 Annual Symposium, Band 95, 2011

    • C. Schuck, B. Haetzer, M. Huebner, J. Becker
      Online Routing of FPGA Clock Networks for Module Relocation in Partial Reconfigurable Multi Clock Designs
      In 2011 IEEE International Symposium on Parallel and Distributed Processing Workshops and Phd Forum, S. 181--188, 2011

    • D. Hillerkuss, R. Schmogrow, T. Schellinger, M. Jordan, M. Winter, G. Huber, T. Vallaitis, R. Bonk, F. Kleinow, F. Frey, M. Roeger, S. Koenig, A. Ludwig, A. Marculescu, J. Li, M. Hoh, M. Dreschmann, J. Meyer, S. Ben Ezra, N. Narkiss, B. Nebendahl, F. Parmigiani, P. Petropoulos, B. Resan, A. Oehler, K. Weingarten, T. Ellermeyer, J. Lutz, M. Moeller, M. Huebner, J. Becker, C. Koos, W. Freude, J. Leuthold
      26 Tbit s-1 line-rate super-channel transmission utilizing all-optical fast Fourier transform processing
      In nature photonics, S. 8, 2011

    • J. Meyer, J. Noguera, R. Stewart, M. Huebner, J. Becker
      Fast Startup for Xilinx FPGAs
      In XCELL Journal Issue 75, S. 18-23, 2011

    • A. Renteln, D. Kramer, C. Schuck, U. Brinkschulte, W. Karl, J. Becker
      Digital On-demand Computing Organism - Interaction between Monitoring and Middleware
      In 2011 14th IEEE International Symposium on Object/Component/Service-Oriented Real-Time Distributed Computing, S. 189--196, 2011

    • T. Ebi, D. Kramer, C. Schuck, A. Renteln, J. Becker, U. Brinkschulte, J. Henkel, W. Karl
      DodOrg -A Self-adaptive Organic Many-core Architecture
      In Organic Computing -A Paradigm Shift for Complex Systems, S. 353--368, 2011

    • D. Goehringer, J. Becker
      New Dimensions in Design Space and Runtime Adaptivity for Multiprocessor Systems through Dynamic and Partial Reconfiguration: The RAMPSoC Approach
      In VLSI 2010 Annual Symposium: Selected papers (Lecture Notes in Electrical Engineering), 2011

    • M. Niknahad, O. Sander, L. Carro, J. R. Azambuja, J. Becker, Fernanda Lima KastenSmidt
      Using Quadded Logic in nanoPLAs to aggressively increase circuit yield
      In NASNIT - 16th North-East Asia Symposium on Nano, Information Technology and Reliability, 2011

    • M. Niknahad, O. Sander, J. Becker
      FGTMR - Fine Grain Redundancy Method for Reconfigurable Architectures under high Failure Rates
      In NASNIT, 16th North-East Asia Symposium on Nano, Information Technology and Reliability, 2011

    • E. Schueler, R. Koenig, J. Becker, G. Rauwerda, M. Burgwal, G. Smit
      Smart Chips for Smart Surroundings - 4S
      In Reconfigurable Computing, S. 117-147, 2011

    • M. Kuehnle, A. Brito, C. Roth, K. Dagas, J. Becker
      The Study of a Dynamic Reconfiguration Manager for Systems-on-Chip
      In Annual Symposium on VLSI, Chennai, India, 2011

    • C. Roth, O. Sander, M. Kuehnle, J. Becker
      Flexible and Efficient Co-Simulation of Networked Embedded Devices
      In 24th Symposium on Integrated Circuits and Systems Design, João Pessoa - Brazil, 2011

    • M. Birk, C. Hagner, M. Balzer, N. Ruiter, M. Huebner, J. Becker
      Evaluation of the Reconfiguration of the Data Acquisition System for 3D USCT
      In International Journal of Reconfigurable Computing, Special Issue: Selected Papers from the 5th International Workshop on Reconfigurable Communication Centric Systems-on-Chip (ReCoSoC2010), 2011, 2011

    • C. Roth, O. Sander, G. Almeida, L. Ost, N. Hebert, G. Sassatelli, P. Benoit, L. Torres, J. Becker
      Modular Framework for Multi-level Multi-device MPSoC Simulation
      In IEEE International Symposium on Parallel and Distributed Processing, 2011. IPDPS 2011., 2011

    • C. Roth, O. Sander, M. Kuehnle, J. Becker
      HLA-based Simulation Environment for distributed SystemC Simulation
      In 4th International ICST Conference on Simulation Tools and Techniques (SIMUTools 2011) , Barcelona, Spain, 2011

    • C. Schuck, B. Haetzer, J. Becker
      Reconfiguration Techniques for self-X Power and Performance Management on Xilinx Virtex-II/Virtex-II-Pro FPGAs
      In International Journal of Reconfigurable Computing, Band 2011, S. 12, 2011

    29 Konferenz- & Workshop-Beiträge
    • M. Huebner, C. Tradowsky, D. Goehringer, L. Braun, F. Thoma, J. Henkel, J. Becker
      Dynamic Processor Reconfiguration
      In 2011 International Conference on Reconfigurable Computing and FPGAs (ReConFig), S. 123 -128, 2011

    • N. Frietsch, I. Pashkovskiy, G. F. Trommer, L. Braun, M. Birk, M. Huebner, J. Becker
      Development of a method for image-based motion estimation of a VTOL-MAV on FPGA
      In Design and Architectures for Signal and Image Processing (DASIP), 2011 Conference on, S. 1 -8, 2011

    • M. Birk, A. Guth, M. Zapf, M. Balzer, N. Ruiter, M. Huebner, J. Becker
      Acceleration of image reconstruction in 3D ultrasound computer tomography: An evaluation of CPU, GPU and FPGA computing
      In Design and Architectures for Signal and Image Processing (DASIP), 2011 Conference on, S. 1 -8, 2011

    • D. Goehringer, L. Meder, M. Huebner, J. Becker
      Adaptive Multi-Client Network-on-Chip Memory (Best Paper Award)
      In Proc. of the International Conference on ReConFigurable Computing and FPGAs (ReConFig 2011), Cancun, Mexico, Nov./Dec. 2011, 2011

    • A. Thomas, M. Rueckauer, J. Becker
      HoneyComb: A multi-grained dynamically reconfigurable runtime adaptive hardware architecture
      In SOC Conference (SOCC), 2011 IEEE International, S. 335 -340, 2011

    • D. Goehringer, S. Werner, M. Huebner, J. Becker
      RAMPSoCVM: Runtime Support and Hardware Virtualization for a Runtime Adaptive MPSoC
      In Field Programmable Logic and Applications (FPL), 2011 International Conference on, S. 181 -184, 2011

    • J. Meyer, J. Noguera, M. Huebner, R. Stewart, J. Becker
      Embedded Systems Start-up under Timing Constraints on Modern FPGAs
      In Field Programmable Logic and Applications (FPL), 2011 International Conference on, S. 103 - 109, 2011

    • T. Stripf, R. Koenig, J. Becker
      A novel ADL-based compiler-centric software framework for reconfigurable mixed-ISA processors
      In Embedded Computer Systems (SAMOS), 2011 International Conference on, S. 157 -164, 2011

    • D. Goehringer, M. Birk, Y. Dasse-Tiyo, N. Ruiter, M. Huebner, J. Becker
      Reconfigurable MPSoC versus GPU: Performance, power and energy evaluation
      In Industrial Informatics (INDIN), 2011 9th IEEE International Conference on, S. 848 -853, 2011

    • D. Goehringer, O. Oey, M. Huebner, J. Becker
      Heterogeneous and runtime parameterizable Star-Wheels Network-on-Chip
      In Embedded Computer Systems (SAMOS), 2011 International Conference on, S. 380 -387, 2011

    • R. Koenig, T. Stripf, J. Heisswolf, J. Becker
      Architecture Design Space Exploration of Run-Time Scalable Issue-Width Processors
      In Embedded Computer Systems (SAMOS), 2011 International Conference on, S. 77-84, 2011

    • M. Dreschmann, J. Meyer, M. Huebner, R. Schmogrow, D. Hillerkuss, J. Becker, J. Leuthold, W. Freude
      Implementation of an ultra-high speed 256-point FFT for Xilinx Virtex-6 devices
      In International Conference on Industrial Informatics (INDIN), 2011

    • N. Dahm, M. Huebner, J. Becker
      Approach of an FPGA based adaptive stepper motor control system
      In Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), 2011 6th International Workshop on, S. 1 -6, 2011

    • W. Freude, R. Schmogrow, B. Nebendahl, D. Hillerkuss, J. Meyer, M. Dreschmann, M. Huebner, J. Becker, C. Koos, J. Leuthold
      Software-defined optical transmission
      In Transparent Optical Networks (ICTON), 2011 13th International Conference on, S. 1 -4, 2011

    • M. Kuehnle, A. V. Brito, C. Roth, M. Kruesselin, J. Becker
      An approach for power and performance evaluation of reconfigurable SoC at mixed abstraction levels
      In Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), 2011 6th International Workshop on, S. 1 -8, 2011

    • M. Pereira, L. Braun, M. Huebner, J. Becker, L. Carro
      Run-Time Resource Instantiation for Fault Tolerance in FPGAs
      In NASA/ESA Conference on Adaptive Hardware and Systems, S. 8, 2011

    • P. Figuli, M. Huebner, R. Girardey, F. Bapp, T. Bruckschloegl, F. Thoma, J. Henkel, J. Becker
      A heterogeneous SoC Architecture with embedded virtual fpga Cores and Runtime core Fusion
      In NASA/ESA 6th Conference on Adaptive Hardware and Systems (AHS 2011), 2011

    • F. Mendoza, C. Koellner, J. Becker, K. D. Mueller-Glaser
      An automated approach to SystemC/Simulink co-simulation
      In Rapid System Prototyping (RSP), 2011 22nd IEEE International Symposium on, S. 135 -141, 2011

    • M. Ruemmele-Werner, T. Perschke, L. Braun, M. Huebner, J. Becker
      A FPGA based fast runtime reconfigurable real-time Multi-Object-Tracker
      In Circuits and Systems (ISCAS), 2011 IEEE International Symposium on, S. 853 -856, 2011

    • W. Freude, D. Hillerkuss, T. Schellinger, R. Schmogrow, M. Winter, T. Vallaitis, R. Bonk, A. Marculescu, J. Li, M. Dreschmann, J. Meyer, S. Ben Ezra, M. Caspi, B. Nebendahl, F. Parmigiani, P. Petropoulos, B. Resan, A. Oehler, K. Weingarten, T. Ellermeyer, J. Lutz, M. Moller, M. Huebner, J. Becker, C. Koos, J. Leuthold
      All-optical real-time OFDM transmitter and receiver
      In Lasers and Electro-Optics (CLEO), 2011 Conference on, S. 1 -2, 2011

    • R. Koenig, T. Stripf, J. Heisswolf, J. Becker
      A Scalable Microarchitecture Design that Enables Dynamic Code Execution for Variable-Issue Clustered Processors
      In Parallel Distributed Processing, Workshops and Phd Forum (IPDPSW), 2011 IEEE International Symposium on, S. 150-157, 2011

    • M. Huebner, P. Figuli, R. Girardey, D. Soudris, K. Siozos, J. Becker
      A Heterogeneous Multicore System on Chip with Run-Time Reconfigurable Virtual FPGA Architecture
      In 18th Reconfigurable Architectures Workshop (RAW), 2011

    • R. Schmogrow, M. Winter, B. Nebendahl, D. Hillerkuss, J. Meyer, M. Dreschmann, M. Huebner, J. Becker, C. Koos, W. Freude, J. Leuthold
      101.5 Gbit/s Real-Time OFDM Transmitter with 16QAM Modulated Subcarriers
      In Optical Fiber Communication Conference, S. OWE5, 2011

    • J. E. Becker, O. Sander, A. Klimm, S. Bulach, K. Weinberger, J. Becker
      Towards Provable Protocol Conformance of Serial Automotive Communication IP
      In Design & Verification Conference & Exhibition (DVCon), 2011

    • D. Goehringer, M. Birk, M. Huebner, J. Becker
      High-Level Design for FPGA-based Multiprocessor Accelerators
      In DATE 2011 Workshop on Design Methods and Tools for FPGA-Based Acceleration of Scientific Computing (DATE 2011), Grenoble, France, 2011

    • J. Meyer, J. Noguera, M. Huebner, L. Braun, O. Sander, R. Mateos Gil, R. Stewart, J. Becker
      Fast Start-up for Spartan-6 FPGAs using Dynamic Partial Reconfiguration
      In Design, Automation & Test in Europe Conference & Exhibition (DATE), 2011, S. 1 - 6, 2011

    • A. Thomas, M. Rueckauer, J. Becker
      HoneyComb: An Application-driven Online Adaptive Reconfigurable Hardware Architecture
      In Proceedings of the 24th Symposium on Integrated Circuits and Systems Design, S. 173--178, 2011

    • R. Schmogrow, M. Winter, M. Meyer, D. Hillerkuss, B. Nebendahl, J. Meyer, M. Dreschmann, M. Huebner, J. Becker, C. Koos, W. Freude, J. Leuthold
      Real-Time Nyquist Pulse Modulation Transmitter Generating Rectangular Shaped Spectra of 112 Gbit/s 16QAM Signals
      In Signal Processing in Photonic Communications, S. SPMA5, 2011

    • M. Kuehnle, A. Wagner, J. Becker
      A Statistical Power Estimation Methodology Embedded in a SystemC Code Translator
      In SBCCI - Symposium on Integrated Circuits and Systems Design, Brazil, 2011

    Veröffentlichungen nach Jahren auflisten
    Aktuelle 2017 2016 2015 2014 2013 2012 2011 2010 2009 2008 2007 2006 2005 2004 2003 2002 2001 2000 1999 1998 1997 1996 1995