CeCaS – Central Car Server

  • Ansprechperson:

    Prof. Dr.-Ing. Dr. h.c. Jürgen Becker

  • Projektgruppe:

    Prof. Becker

  • Förderung:

    BMBF

  • Projektbeteiligte:

    28 Partner, u.a. Infineon, BOSCH und TU München

  • Starttermin:

    01.12.2022

  • Endtermin:

    30.11.2025

CeCaS – Central Car Server

Auto
CeCaS

Problemstellung

Automatisierte, vernetzte und elektrifizierte Fahrzeuge nehmen Fahrt auf. Doch fehlen zur vollen Alltagstauglichkeit energieeffiziente und kostengünstige High-End Compute Plattformen, die bei vollständiger Automotive Qualifizierung (ASIL-D) mit den Anforderungen an Rechenleistung und Komplexität Schritt halten. Insbesondere KI-basierte Themenbereiche wie das Autonome Fahren erfordern maßgeschneiderte, echtzeittaugliche und energieeffiziente Hochleistungsprozessoren.

Es geht um Performance und Sicherheit aus einem Guss – und die Zukunftsfähigkeit der Automobilindustrie.

Projektziele

CeCaS schafft die Prozessor- und SW-seitige Basis für heterogene echtzeitfähige Hochleistungs-Zentralrechner im Fahrzeug. Es soll die auf Automotive zugeschnittene Verbindung von Sicherheit und Höchstleistung sowie eigens für Automotive entworfene Prozessoren, Interfaces und Systemarchitekturen entstehen. Kurzum: Automotive Supercomputing.

ITIV-Beteiligung

Ein Aspekt, mit dem sich das ITIV befasst, ist der Entwurf von hocheffektiven und zuverlässigen Multipurpose-Hardwarebeschleunigern für Bildverarbeitung und für KI im Automobil. Die Beschleuniger werden über High-Speed Interfaces angebunden und in die Hochleistungsprozessoren im Central Car Server integriert.

Um die Rechenlast im System effizient zu verteilen, befasst sich das ITIV zudem mit der Partitionierung von Neuronalen Netzen. Hier wird durch Verlagerung der Arbeitslast zu sensornahen Plattformen das System in Hinblick auf diverse Metriken optimiert.

Außerdem werden Benchmarks zur Evaluation von Hardwarebeschleunigern für KI im Fahrzeug betrachtet, um den Trade-Off von Genauigkeit und Leistung zu bewerten. Durch eine Integration der Benchmarks in eine automatisierte Entwurfsraumexploration soll die hardwareoptimierte Architektursuche für anwendungsspezifische KI-Beschleuniger ermöglicht werden.