english  | Home | Impressum | KIT
Becker

Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Institutsleiter (Sprecher)
Raum: 324
Tel.: +49 721 608-42502
Fax: +49 721 608-42925
beckerStv1∂kit edu

Engesserstr. 5

76131 Karlsruhe



Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 400 Veröffentlichungen (und mehr als 30 Patenten) mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker war von 2012 bis 2014 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).
2013 hat Prof. Becker die Ehrendoktorwürde (Dr. h. c.) der Technischen und Wirtschaftswissenschaftlichen Universität (TWU) Budapest erhalten.

 

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

  • System-on-Chip (SoC), Network-on-Chip (NoC)
  • Hardware Software Codesign
  • Multi-Core Prozessorarchitekturen
  • Dynamisch Rekonfigurierbare Systeme
    • Hardwarearchitekturen und Akzeleratoren
    • Dynamisch partielle Rekonfigurationstechniken
  • Hardware Synthesemethoden und Multi-Domain Modellierungs- & Simulationsverfahren
  • Cyber-Physical Systems (CPS)

     

    Lehre

     

    Aktivitäten

     

    Konferenzen


    • FPL (International Conference on Field-Programmable Logic and Applications)
    • RAW (Reconfigurable Architecture Workshop)
    • ARC (International Symposium on Applied Reconfigurable Computing)
    • ISVLSI (IEEE Computer Society Annual Symposium on VLSI)
    • IEEE SOCC (IEEE International System-on-Chip Conference)
    • PATMOS (International Workshop on Power And Timing Modeling, Optimization and Simulation)

     

    Projekte

     

    Projekt ARAMiS II

    Zukünftige sicherheitskritische Anwendungen in der Automobil- und Luftfahrt-Industrie, aber auch das Zukunftsthema Industrie 4.0 zeigen einen deutlich steigenden Bedarf an digitaler Rechenleistung.
    Diesem Bedarf entspricht, dass auch die Prozessoren von eingebetteten Systemen in nächster Zeit auf Multicore-Technologie basieren werden, die in anderen Anwendungsgebieten wie PCs, Tablets und Smartphones längst erfolgreich verwendet werden.
    (https://www.itiv.kit.edu/5158.php
     

    Projekt ARAMiS

    ARAMiS (Automotive, Railway and Avionics Multicore Systems) hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen.
    (https://www.itiv.kit.edu/4835.php)

     

    Projekt ARGO

    Verbesserung der Leistung und Reduktion der Kosten, ohne dabei die funktionalen Sicherheit zu beeinflussen, sind die wichtigsten Anforderungen für eingebettete elektronische Systeme zum Beispiel in der Luft- und Raumfahrttechnologie, der Automatisierungstechnik und der Automobilindustrie.
    (https://www.itiv.kit.edu/4833.php)

     

    Projekt InvasIC

    Unter dem Begriff Invasives Rechnen wird ein völlig neues Paradigma für den Entwurf und die Programmierung zukünftiger paralleler Rechensysteme erforscht. Die Grundidee besteht darin, parallelen Programmen die Fähigkeit zu verleihen, in einer als Invasion bezeichneten Phase ressourcengewahr Berechnungen auf eine Menge aktuell verfügbarer Ressourcen zu verteilen, und nach paralleler Abarbeitung diese in einer als Rückzug bezeichneten Phase wieder frei zu geben.
    (https://www.itiv.kit.edu/4837.php)

     

     

    Innovation:

     

     

    emmtrix Technologies GmbH
    Die emmtrix Technologies GmbH ist ein Spin-Off des Instituts für Informationsverarbeitung (ITIV) am Karlsruher Institut für Technologie (KIT). Das Unternehmen entwickelt Softwarewerkzeuge, welche die Programmierung von Mehrkernprozessoren in eingebetteten Systemen (z.B. Fahrassistenzsysteme) signifikant vereinfacht und optimiert.
    (www.emmtrix.com)

     

     

     

    

    24 Veröffentlichungen im Jahr 2007


    23 Journals & Bücher
    • J. Becker, A. Donlin, M. Huebner
      New tool support and architectures in adaptive reconfigurable computing
      In Very Large Scale Integration, 2007. VLSI - SoC 2007. IFIP International Conference on, S. 134 -139, 2007

    • P. Graf, M. Huebner, K. D. Mueller-Glaser, J. Becker
      A Graphical Model-Level Debugger for Heterogenous Reconfigurable Architectures
      In Field Programmable Logic and Applications, 2007. FPL 2007. International Conference on, S. 722-725, 2007

    • K. Paulsson, M. Huebner, J. Becker, J. -M. Philippe, C. Gamrat
      On-Line Routing of Reconfigurable Functions for Future Self-Adaptive Systems - Investigations within the ÆTHER Project
      In Field Programmable Logic and Applications, 2007. FPL 2007. International Conference on, S. 415-422, 2007

    • M. K. A. Ganesan, S. Singh, F. May, J. Becker
      H. 264 Decoder at HD Resolution on a Coarse Grain Dynamically Reconfigurable Architecture
      In Field Programmable Logic and Applications, 2007. FPL 2007. International Conference on, S. 467-471, 2007

    • K. Paulsson, M. Huebner, G. Auer, M. Dreschmann, L. Chen, J. Becker
      Implementation of a Virtual Internal Configuration Access Port (JCAP) for Enabling Partial Self-Reconfiguration on Xilinx Spartan III FPGAs
      In Field Programmable Logic and Applications, 2007. FPL 2007. International Conference on, S. 351-356, 2007

    • F. Thoma, M. Kuehnle, P. Bonnot, E. M. Panainte, K. Bertels, S. Goller, A. Schneider, S. Guyetant, E. Schuler, K. D. Mueller-Glaser, J. Becker
      MORPHEUS: Heterogeneous Reconfigurable Computing
      In Field Programmable Logic and Applications, 2007. FPL 2007. International Conference on, S. 409-414, 2007

    • C. Schuck, S. Lamparth, J. Becker
      artNoC - A Novel Multi-Functional Router Architecture for Organic Computing
      In International Conference on Field Programmable Logic and Applications, 2007. FPL 2007., S. 371-376, 2007

    • L. Braun, M. Huebner, J. Becker, T. Perschke, V. Schatz, S. Bach
      Circuit Switched Run-Time Adaptive Network-on-Chip for Image Processing Applications
      In International Conference on Field Programmable Logic and Applications, 2007. FPL 2007., S. 688-691, 2007

    • M. Huebner, L. Braun, J. Becker
      Physical Configuration On-Line Visualization of Xilinx Virtex-II FPGAs
      In VLSI, 2007. ISVLSI '07. IEEE Computer Society Annual Symposium on, S. 41-46, 2007

    • T. Pionteck, C. Albrecht, R. Koch, E. Maehle, M. Huebner, J. Becker
      Communication Architectures for Dynamically Reconfigurable FPGA Designs
      In Parallel and Distributed Processing Symposium, 2007. IPDPS 2007. IEEE International, S. 1-8, 2007

    • S. Shukla, N. W. Bergmann, J. Becker
      QUKU: A FPGA Based Flexible Coarse Grain Architecture Design Paradigm using Process Networks
      In Parallel and Distributed Processing Symposium, 2007. IPDPS 2007. IEEE International, S. 1-7, 2007

    • C. Morra, J. M. P. Cardoso, J. Becker
      Using Rewriting Logic to Match Patterns of Instructions from a Compiler Intermediate Form to Coarse-Grained Processing Elements
      In Parallel and Distributed Processing Symposium, 2007. IPDPS 2007. IEEE International, S. 1-8, 2007

    • A. V. Brito, M. Kuehnle, E. U. K. Melcher, J. Becker
      A General Purpose Partially Reconfigurable Processor Simulator (PReProS)
      In Parallel and Distributed Processing Symposium, 2007. IPDPS 2007. IEEE International, S. 1-7, 2007

    • A. V. Brito, M. Kuehnle, M. Huebner, J. Becker, E. U. K. Melcher
      Modelling and Simulation of Dynamic and Partially Reconfigurable Systems using SystemC
      In VLSI, 2007. ISVLSI '07. IEEE Computer Society Annual Symposium on, S. 35-40, 2007

    • M. Boden, T. Fiebig, T. Meissner, S. Rulke, J. Becker
      High-Level Synthesis of HW Tasks Targeting Run-Time Reconfigurable FPGAs
      In Parallel and Distributed Processing Symposium, 2007. IPDPS 2007. IEEE International, S. 1-8, 2007

    • M. Huebner, L. Braun, J. Becker, C. Claus, W. Stechele
      Physical Configuration On-Line Visualization of Xilinx Virtex-II FPGAs
      In IEEE Computer Society Annual Symposium on VLSI, 2007. ISVLSI '07., S. 41-46, 2007

    • J. Becker, M. Huebner, G. Hettich, R. Constapel, J. Eisenmann, J. Luka
      Dynamic and Partial FPGA Exploitation
      In Proceedings of the IEEE, Band 95, S. 438-452, 2007

    • O. Sander, J. Becker, M. Huebner, M. Dreschmann, J. Luka, M. Traub, T. Weber
      Modular system concept for FPGA-based Automotive Gateway
      In {Electronic Systems for Vehicles, ser. VDI-Berichte, no. 2000, Verein Deutscher Ingenieure, pp. 223-232}, 2007

    • G. Boettger, M. Huebner, C. Klamouris, M. Dreschmann, A. W. Bett, J. Becker, W. Freude, J. Leuthold, M. Roeger
      Optically Powered Video Camera Link
      In 33rd European Conference and Exhibition on Optical Communication ECOC 2007, 2007

    • A. Thomas, J. Becker
      New Adaptive Multi-grained Hardware Architecture for Processing of Dynamic Function Patterns (Neue adaptive multi-granulare Hardwarearchitektur)
      In it - Information Technology 49 (3), 165, 2007, 2007

    • K. Paulsson, M. Huebner, S. Bayar, J. Becker
      Exploitation of Run-TIme Partial Reconfiguration for Dynamic Power Management in Xilinx Spartan III-based Systems
      In ReCoSoc2007 Montpellier, France, 2007

    • M. Kuehnle, R. Koenig, F. Thoma, J. Becker
      A System-on-Chip Audio Decoder - a Project oriented SoC Design for Education
      In AMWAS 2007 Paris, France, 2007

    • R. Koenig, A. Thomas, M. Kuehnle, J. Becker, E. Crocoll, M. Siegel
      A Mixed-Signal System-on-Chip Audio Decoder Design for Education
      In RCEducation 2007, Porto Alegre, Brasil, 2007

    1 Konferenz- & Workshop-Beiträge
    • M. Kuehnle, F. Thoma, M. Huebner, J. Becker
      Multi-purpOse dynamically Reconfigurable Platform for intensive HEterogeneoUS processing
      In DATE 2007 University Booth, 2007

    Veröffentlichungen nach Jahren auflisten
    Aktuelle 2017 2016 2015 2014 2013 2012 2011 2010 2009 2008 2007 2006 2005 2004 2003 2002 2001 2000 1999 1998 1997 1996 1995