english  | Home | Impressum | Datenschutz | KIT
Fabian Marc Lesniak, M. Sc.

Fabian Marc Lesniak, M. Sc.

Wissenschaftlicher Mitarbeiter
Gruppe: Prof. Becker
Raum: 226.1
CS 30.10

Tel.: +49 721 608-42504
fabian lesniakVvt0∂kit edu

Engesserstr. 5

76131 Karlsruhe



M. Sc. Fabian Lesniak

Lebenslauf

  • Bachelor-Studium der Elektro- und Informationstechnik am KIT
    • Abschluss im Februar 2015
    • Bachelorarbeit: Interaktion einer OVP Simulation mit Geräten außerhalb der simulierten Plattform
  • Master-Studium der Elektro- und Informationstechnik am KIT
    • Vertiefungsrichtung Systems Engineering
    • Abschluss im Mai 2018
    • Masterarbeit: Entwicklung einer effizienten und skalierbaren Umgebung für das NoC-Prototyping
  • Wissenschaftlicher Mitarbeiter am ITIV seit September 2018

 

Forschungsinteressen

  • Flexible Rechenbeschleuniger in heterogenen Architekturen:
    • Technologien wie neuronale Netze oder Big Data stellen neue Anforderungen an Computersysteme: Reine Rechenleistung ist nicht mehr der limitierende Faktor, stattdessen bremst die Übertragung der großen Datenmengen von und zum Speicher die Berechnung aus.
      Mittels Technologien wie Near Memory Computing oder Approximate Computing wird versucht, spezialisierte Hardwaremodule zum gezielten Lösen dieser Probleme zu konstruieren. Forschungsthemen sind nicht nur die Performance, sondern auch Temperatur- und Leistungseinsparungen.
  • Rekonfigurierbare Hardware:
    • Aufgrund des Dark Silicon Effekts kann in modernen ICs nur ein Teil der implementieren Hardwarefunktionen gleichzeitig genutzt werden - der Rest muss ausgeschaltet bleiben, um die Verlustleistung niedrig zu halten.
      Wenn diese ungenutzten Hardwareressourcen nicht für andere Anwendungen vorgehalten werden müssten, könnte der IC verkleinert und wesentliche Kosten eingespart werden.
      Hier sind FPGAs hilfreich: Sie ermöglichen eine dynamische Programmierung von Hardware, wodurch auf einer Chipfläche verschiedene Funktionen bei Bedarf implementiert werden können. Hier liegt mein Schwerpunkt auf den Vorteilen, die rekonfigurierbare Hardware bieten kann.

 

Lehre

Betreuung der Übung zu Hardware/Software Co-Design

 

Studentische Arbeiten
Titel Datum
offen (zu vergeben)
offen (zu vergeben)
offen (zu vergeben)
offen (zu vergeben)
vergeben


Publikationen


2019
Proceedingsbeiträge
Dynamic and scalable runtime block-based multicast routing for networks on chips.
Anantharajaiah, N.; Kempf, F.; Masing, L.; Lesniak, F. M.; Becker, J.
2019. Proceedings of the 12th International Workshop on Network on Chip Architectures (NoCArc 2019), Columbus, OH, Ocober 12-13, 2019, 1–6, ACM Press, New York, NY. doi:10.1145/3356045.3360718
Hybrid Prototyping for Manycore Design and Validation.
Masing, L.; Lesniak, F.; Becker, J.
2019. 15th International Symposium on Applied Reconfigurable Computing, ARC 2019; Darmstadt; Germany; 9 April 2019 through 11 April 2019, 319–333. doi:10.1007/978-3-030-17227-5_23
2015
Proceedingsbeiträge
Software-in-the-Loop simulation of embedded control applications based on Virtual Platforms.
Werner, S.; Masing, L.; Lesniak, F.; Becker, J.
2015. 2015 25th International Conference on Field Programmable Logic and Applications (FPL), London, United Kingdom, 2–4 September 2015, Art.Nr. 7294020, IEEE, Piscataway (NJ). doi:10.1109/FPL.2015.7294020