Zusammenfassung der Dissertation
Der Einsatz von KI-Anwendungen im sicherheitskritischen Umfeld wird mit deren steigender Performanz immer attraktiver.
Angesichts der stetig steigenden Rechenkomplexität von KI-Modellen müssen diese allerdings auf eingebetteten Hochleistungsplattformen mit dedizierten, hochoptimierten Beschleunigern eingesetzt werden. Die Dissertation befasst sich daher mit der Risikoanalyse solcher Hardware-Software-KI-Systeme und schlägt neue, KI-spezifische Maßnahmen zur Absicherung gegenüber zufälligen Hardwarefehlern vor.
Absicherung von KI-Methoden und Beschleunigern im sicherheitskritischen Umfeld
Die Grundlage für autonomes Fahren und weitere sicherheitskritische Anwendungen ist die zuverlässige Erkennung der unmittelbaren Umgebung mithilfe von Kameras, sowie Radar- und Lidarsensoren. Die besten Ergebnisse zur Objekterkennung liefert hier maschinelles Lernen, z.B. Convolutional Neural Networks. Die Herausforderung besteht akut darin, diese neuronalen Netze in eingebettete Systeme zu integrieren und dabei die Zuverlässigkeit sicherzustellen. Insbesondere zufällige Hardwarefehler sowie die Unfähigkeit, die eigene Unsicherheit zu schätzen, verhindern noch den sicherheitskritischen Einsatz.
KI-Akzelerator – Algorithmus Co-Design und Entwurfsraumexploration
Mit der wachsenden Zahl an Einsatzmöglichkeiten für maschinelles Lernen steigen nicht nur die Anforderungen im Hinblick auf algorithmische Genauigkeit, sondern auch im Hinblick auf die Implementierung in die Hardware. Wichtige Ziele sind die Minimierung des Speicherbedarfs und die Reduktion des Energieverbrauchs. Optimierungen sind hierbei auf algorithmischer Ebene, als auch auf Hardwarearchitekturebene möglich und müssen gegenseitig für die jeweilige Anwendung abgewogen werden. Hierbei erzielen Co-Design Methoden und die zielgerichtete Exploration des Entwurfsraums die besten Ergebnisse.
Energieeffiziente KI-Hardwarebeschleuniger
Maschinelles Lernen kann heutzutage bereits komplexe Probleme in Bildverarbeitung für autonomes Fahren, Industrieautomatisierung oder Fehlererkennung gut lösen. Ein Nachteil solcher Systeme bleibt nach wie vor der hohe Rechenaufwand und damit verbundene Energiebedarf. Aus diesem Grund werden sowohl in der Forschung, als auch in der Industrie (Google, Tesla, …) spezielle Hardwarearchitekturen entwickelt, um die Algorithmen effizient zu implementieren. Auch wir arbeiten im Team an neuen Konzepten und Ideen der Hardwarebeschleunigung im Bereich des maschinellen Lernens.
| LVNr. | Titel | Typ | Semester |
|---|---|---|---|
| 2311617 | Übungen zu 2311615 Digitaltechnik / Grundlagen der Digitaltechnik | Übung (Ü) | WS 26/27 |
| 2311170 | Tutorien zu 2311615 Digitaltechnik / Grundlagen der Digitaltechnik | Tutorium (Tu) | WS 23/24 |
Betreute studentische Arbeiten (Auswahl)
- BA: „Robustness of Systolic Arrays in Regards to Partial Failures of Computation Units“
- MA: „Modelling and Simulation of Built-in self-test Concepts for Hardware Defect Detection on AI Accelerators“
- BA: „Evaluation of Methods for Sampling-based Uncertainty Estimation in Deep Learning-based Object Detection“