Julian Höfer, M. Sc.

Julian Höfer, M. Sc.

  • Engesserstr. 5
    76131 Karlsruhe

Forschung

Absicherung von KI-Methoden und Beschleunigern im sicherheitskritischen Umfeld

Die Grundlage für autonomes Fahren und weitere sicherheitskritische Anwendungen ist die zuverlässige Erkennung der unmittelbaren Umgebung mithilfe von Kameras, sowie Radar- und Lidarsensoren. Die besten Ergebnisse zur Objekterkennung liefert hier maschinelles Lernen, z.B. Convolutional Neural Networks. Die Herausforderung besteht akut darin, diese neuronalen Netze in eingebettete Systeme zu integrieren und dabei die Zuverlässigkeit sicherzustellen. Insbesondere zufällige Hardwarefehler sowie die Unfähigkeit, die eigene Unsicherheit zu schätzen, verhindern noch den sicherheitskritischen Einsatz.

KI-Akzelerator – Algorithmus Co-Design und Entwurfsraumexploration

Mit der wachsenden Zahl an Einsatzmöglichkeiten für maschinelles Lernen steigen nicht nur die Anforderungen im Hinblick auf algorithmische Genauigkeit, sondern auch im Hinblick auf die Implementierung in die Hardware. Wichtige Ziele sind die Minimierung des Speicherbedarfs und die Reduktion des Energieverbrauchs. Optimierungen sind hierbei auf algorithmischer Ebene, als auch auf Hardwarearchitekturebene möglich und müssen gegenseitig für die jeweilige Anwendung abgewogen werden. Hierbei erzielen Co-Design Methoden und die zielgerichtete Exploration des Entwurfsraums die besten Ergebnisse.

Energieeffiziente KI-Hardwarebeschleuniger

Maschinelles Lernen kann heutzutage bereits komplexe Probleme in Bildverarbeitung für autonomes Fahren, Industrieautomatisierung oder Fehlererkennung gut lösen. Ein Nachteil solcher Systeme bleibt nach wie vor der hohe Rechenaufwand und damit verbundene Energiebedarf. Aus diesem Grund werden sowohl in der Forschung, als auch in der Industrie (Google, Tesla, …) spezielle Hardwarearchitekturen entwickelt, um die Algorithmen effizient zu implementieren. Auch wir arbeiten im Team an neuen Konzepten und Ideen der Hardwarebeschleunigung im Bereich des maschinellen Lernens.

Betreute studentische Arbeiten (Auswahl)

  • BA: „Robustness of Systolic Arrays in Regards to Partial Failures of Computation Units“
  • MA: „Modelling and Simulation of Built-in self-test Concepts for Hardware Defect Detection on AI Accelerators“
  • BA: „Evaluation of Methods for Sampling-based Uncertainty Estimation in Deep Learning-based Object Detection“

Publikationen


Embedded Face Recognition for Personalized Services in the Assistive Robotics
Walter, I.; Ney, J.; Hotfilter, T.; Rybalkin, V.; Hoefer, J.; Wehn, N.; Becker, J.
2022. Machine Learning and Principles and Practice of Knowledge Discovery in Databases – International Workshops of ECML PKDD 2021, Virtual Event, September 13-17, 2021, Proceedings, Part I. Ed.: M. Kamp, 339–350, Springer International Publishing. doi:10.1007/978-3-030-93736-2_26
FLECSim-SoC: A Flexible End-to-End Co-Design Simulation Framework for System on Chips
Hotfilter, T.; Hoefer, J.; Kreß, F.; Kempf, F.; Becker, J.
2021. IEEE 34th International System-on-Chip Conference (SOCC), 14th-17th September 2021, Las Vegas, Nevada, USA, 83–88, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/SOCC52499.2021.9739212
Binary-LoRAX: Low-Latency Runtime Adaptable XNOR Classifier for Semi-Autonomous Grasping with Prosthetic Hands
Fasfous, N.; Vemparala, M.-R.; Frickenstein, A.; Badawy, M.; Hundhausen, F.; Höfer, J.; Nagaraja, N.-S.; Unger, C.; Vögel, H.-J.; Becker, J.; Asfour, T.; Stechele, W.
2021. 2021 IEEE International Conference on Robotics and Automation (ICRA): 30 May – 5 June 2021, Xi’an, China, 13430–13437, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/ICRA48506.2021.9561045