RIGOLETTO – RISC-V-Generation von leistungsstarken Automobilprozessoren und Rechenplattformen

Motivation

Der Open-Source- und Open-Standard-Ansatz von RISC-V ermöglicht flexible, produktive Plattformen für einen breiten Marktzugang. RIGOLETTO wird den Weg für die weitere Nutzung des Potenzials von RISC-V ISA (Befehlssatzarchitektur) als Schlüsseltechnologie ebnen, um den Anforderungen im Zusammenhang mit zukünftigen Software Defined Vehicles gerecht zu werden und leistungsstarke In-Car-Computing- und Echtzeit-Prozessorarchitekturen zu unterstützen.

Projektziele

Das Projektziel ist die Erweiterung und Industrialisierung eines europäischen RISC-V-Automobil-Ökosystems für Hochleistungsprozessoren der nächsten Generation. RIGOLETTO wird sichere und zuverlässige Echtzeit-Automobilfunktionen auf einer offenen RISC-V-ISA ermöglichen und damit die Grundlage für eine Automobil-Computing-Plattform der nächsten Generation schaffen. Im Rahmen des Projekts wird eine spezielle Automobil-Prozessorfamilie mit Beschleunigern entwickelt, wobei der Schwerpunkt auf Open-Source-Lösungen und EDA-Tools für das Prozessor- und Chipdesign liegt.

ITIV Beteiligung

Ein Aspekt, an dem ITIV arbeitet, ist das Design von Beschleunigern für eingebettete und Automobil-KI-Anwendungen, indem es zur vollständigen Design-to-Deployment-Toolchain beiträgt. Dazu gehören ein effizienter Beschleuniger, ein Co-Design-Algorithmus und die automatisierte Zuordnung komplexer KI-Workloads. Der Beschleuniger wird Software-Schnittstellen für die Integration durch dedizierte Befehlssatzerweiterungen für die Automobil-RISC-V-Architektur bereitstellen.