Hella Toto Kiesa, M.Sc.
- Wissenschaftliche Mitarbeitende
- Gruppe: Prof. Becker
- Tel.: +49 721 608-41309
- hella kiesa ∂does-not-exist.kit edu
Engesserstr. 5
76131 Karlsruhe
Neuromorphes Computing
Neuromorphes Computing ahmt die Funktionsweise des menschlichen Gehirns nach, das komplexeInformationen energieeffizient und schnell verarbeitet. In Systemen wie Edge Computing oder softwaredefinierten Fahrzeugen sind Effizienz und Geschwindigkeit von hoher Relevanz. Auch in der Medizin und im Gesundheitswesen spielen sie etwa bei der Mustererkennung oder Sensorverarbeitung eine große Rolle. Da sich neuromorphe Hardware grundlegend von klassischen Architekturen unterscheidet, braucht es neue Optimierungsmethoden für das effiziente Deployment neuronaler Netze auf dieser Hardware.
Hardware-Aware Neural Architecture Search
Neuronale Netze werden meist ausschließlich auf hohe Genauigkeit hin optimiert, ohne die
Zielhardware zu berücksichtigen. Für den Einsatz auf ressourcenbeschränkten oder spezialisierten FPGA-Beschleunigern (z. B. für SNNs oder CNNs) führt das oft zu ineffizienten Architekturen.Hardware-Aware Neural Architecture Search bezieht Eigenschaften der Zielhardware bereitswährend der automatisierten Architektursuche mit ein, um Modelle zu finden,die Genauigkeit und Effizienz gemeinsam optimieren.
Hardware-Software-Co-Optimierung für Eingebettete KI
Moderne neuronale Netze übersteigen häufig die Kapazität eines einzelnen eingebetteten Geräts. Durch die Aufteilung eines Netzes auf mehrere, teils unterschiedliche Recheneinheiten lassen sich Latenz, Energieverbrauch und Speicherbedarf deutlich reduzieren. Die automatisierte Partitionierung und Verteilung von KI-Workloads über heterogene Hardware ist jedoch komplex und erfordert neue Methoden, um Rechenlast sinnvoll zwischen den beteiligten Systemen aufzuteilen und zu koordinieren.
Auswahl Studentische Arbeiten (abgeschlossen)
- „Partitioning and Mapping of Spiking Neural Networks“ (BA)
- „Mapping-Aware Spiking Neural Architecture Search“ (BA)
Publikationen
Gutermann, A.; Serdyuk, A.; Lesniak, F.; Hoefer, J.; Toto Kiesa, H.; Harbaum, T.; Becker, J.; Pachideh, B.; Nitzsche, S.; Neher, M.; Weigelt, C.; Krausse, J.; Pazmino, V.; Knobloch, K.; Groth, L.; Nešković, A.; Mulhem, S.; Berekovic, M.
2026. 2026 Design, Automation & Test in Europe Conference (DATE), 1–7, Institute of Electrical and Electronics Engineers (IEEE). doi:10.23919/DATE69613.2026.11539165
Friedrich, M.; Lüders, M.; Renke, O.; Weddige, S.; Riggers, C.; Blume, H.; Friedrich, S.; Mojumder, S.; Matúš, E.; Fettweis, G.; Ahmadifarsani, S.; Kontopoulos, L.; Schlichtmann, U.; Hoefer, J.; Schmidt, P.; Toto-Kiesa, H.; Becker, J.; Kock, M.; Schewior, G.; Blume, S.; Grantz, D.; Benndorf, J.; Fasfous, N.; Mori, P.; Voegel, H.-J.; Teepe, G.; Bierzynski, K.
2025. Mikroelektronik, Mikrosystemtechnik und ihre Anwendungen - Nachhaltigkeit und Technologiesouveranitat, MikroSystemTechnik Congress 2025 - Microelectronics, Microsystems Technology and their Applications - Sustainability and Technological Sovereignty, MicroSystemTechnology Congress 2025, 399–403, VDE VERLAG GMBH
Gutermann, A.; Serdyuk, A.; Paraskevas, F.; Toto Kiesa, H.; Lesniak, F.; Schwarz, J.; Hartmann, M.; Harbaum, T.; Becker, J.
2025. 2025 IEEE Nordic Circuits and Systems Conference, NorCAS 2025, Riga, 28th-29th October 2025, 1–7, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/NorCAS66540.2025.11231285
Hoefer, J.; Schmidt, P.; Toto-Kiesa, H.; Hoefer, S.; Schewior, G.; Engelke, D.; Eickel, K.-H.; Grantz, D.; Harbaum, T.; Becker, J.
2025. Proceedings of the Great Lakes Symposium on VLSI 2025, 704–711, Association for Computing Machinery (ACM). doi:10.1145/3716368.3735208