Hardware Beschleunigung von Optimierungsalgorithmen in nicht-linearer modellprädiktiver Regelung

Kontext

Modellprädiktive Regelung, meist Model Predictive Control (MPC) oder Receding Horizon Control (RHC) genannt, bezeichnet fortgeschrittene Regelungsverfahren, die ein Prozessmodell verwenden um das zukünftige Verhalten des zu regelnden Systems vorherzusagen. MPCs werden beispielsweise zur Trajektorienregelung in der Robotik, zur Pfadplanung im autonomen Fahren oder zur Regelung von chemischen Prozessen verwendet.

MPCs lösen Optimierungsprobleme mit Nebenbedingungen und bestimmen so das Steuerungsgesetz implizit. Das hat viele Vorteile, unter anderem lassen sich damit Systeme regeln, die sich mit konventionellen Feedback Reglern nicht regeln lassen. Das iterative Lösen eines Optimierungsproblems zur Laufzeit bringt allerdings auch einen deutlich erhöhten Bedarf an Rechenleistung mit sich.

Aufgaben

Im Rahmen der Arbeit soll an einem beispielhaften MPC untersucht werden, wo es Bottlenecks in der Software Implementierung von Solvern für nicht-lineare Optimierungsalgorithmen gibt. Es sollen Berechnungen identifiziert werden, die sich durch spezialisierte Hardware z.B. durch Parallelisierung beschleunigen lassen. Basierend auf den Ergebnissen dieser Untersuchung, soll eine Hardware-Architektur zur beschleunigten Berechnung von nicht-linearen Optimierungen entwickelt werden. Abschließend soll diese Architektur auf einem FPGA implementiert und im Vergleich zur reinen Software Implementierung evaluiert werden.

Voraussetzungen

• Kenntnisse in einer Hardware Beschreibungssprache: (System-)Verilog, VHDL oder Chisel
• Erfahrung im Umgang mit C/C++
• Idealerweise regelungstechnisches Wissen zu Optimalregelung und modellprädiktiver Regelung