Fabian Kreß, M. Sc.

Fabian Kreß, M. Sc.

  • Engesserstr. 5

    76131 Karlsruhe

Forschung

Entwurfsraumexploration von KI in eingebetteten Systemen

Anwendungen wie Objekterkennung oder -klassifizierung im Bereich des autonomen Fahrens werden heute in der Regel durch die Verwendung Künstlicher Intelligenz (KI) realisiert. Im Gegensatz zu herkömmlichen Algorithmen kann die KI häufig präzisere und zuverlässigere Ergebnisse liefern. KI-basierte Anwendungen erfordern jedoch in der Regel die Verarbeitung einer großen Anzahl von Operationen. Im Rahmen von eingebetteten Plattformen gilt es daher zu untersuchen, wie Latenz, Datendurchsatz und Stromverbrauch unter Berücksichtigung der durch die Anwendung gegebenen Randbedingungen optimiert werden können.

Neuartige, nichtflüchtige Speichertechnologien

In den letzten Jahrzehnten wurden neuartige nichtflüchtige Speichertechnologien (NVMs) wie MRAM oder ReRAM entwickelt und stetig verbessert. Diese Speicher verbrauchen im Allgemeinen weniger statische Energie als SRAM oder DRAM und benötigen nur einen Bruchteil der Fläche im Vergleich zu einer SRAM-Zelle. Außerdem ermöglichen diese Technologien effizientes In-Memory-Computing, um beispielsweise Matrix-Vektor-Multiplikationen zu beschleunigen. Folglich bieten NVMs die Möglichkeit, etablierte Speicherhierarchien und Computerarchitekturen für zukünftige Systeme neu zu überdenken.

Optimierung der Architektur und Toolchain eingebetteter FPGAs

Eingebettete FPGAs (eFPGA) erhöhen die Flexibilität des gesamten Systems, da sie eine Rekonfiguration der Hardware während der Laufzeit ermöglichen. So können verschiedene Arbeitslasten beschleunigt und auch die Hardwarebeschleuniger selbst aktualisiert werden. Allerdings muss das anfängliche Layout des eFPGAs vor dem Tape-Out definiert werden. Dabei geht es nicht nur um die Festlegung der Anzahl der LUTs, sondern auch um das Design von anwendungsspezifischen IPs. Die Integration eines eFPGAs erhöht somit die Komplexität in der Entwurfsphase, was verbesserte Toolchains erfordert.

Lehre

Offene studentische Arbeiten
Titel Typ

Betreute studentische Arbeiten (Auswahl)

  • SA: “Emerging Memory Technologies and their use in new System Architectures”

Publikationen


2023
Proceedingsbeiträge
Automated Search for Deep Neural Network Inference Partitioning on Embedded FPGA
Kreß, F.; Hoefer, J.; Hotfilter, T.; Walter, I.; El Annabi, E. M.; Harbaum, T.; Becker, J.
2023. Machine Learning and Principles and Practice of Knowledge Discovery in Databases. Hrsg.: I. Koprinska. Pt. 1, 557–568, Springer International Publishing. doi:10.1007/978-3-031-23618-1_37
2022
Proceedingsbeiträge
Runtime Adaptive Cache Checkpointing for RISC Multi-Core Processors
Kempf, F.; Höfer, J.; Kreß, F.; Hotfilter, T.; Harbaum, T.; Becker, J.
2022. Conference Proceedings: 2022 IEEE 35th International System-on-Chip Conference (SOCC) Ed.: S. Sezer, 1–6, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/SOCC56010.2022.9908110
Data Movement Reduction for DNN Accelerators: Enabling Dynamic Quantization Through an eFPGA
Hotfilter, T.; Kreß, F.; Kempf, F.; Becker, J.; Baili, I.
2022. 2022 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Nicosia, Cyprus, 04-06 July 2022, 371–372. doi:10.1109/ISVLSI54635.2022.00082
Hardware-aware Partitioning of Convolutional Neural Network Inference for Embedded AI Applications
Kreß, F.; Hoefer, J.; Hotfilter, T.; Walter, I.; Sidorenko, V.; Harbaum, T.; Becker, J.
2022. 18th International Conference on Distributed Computing in Sensor Systems (DCOSS), 133–140, IEEEXplore. doi:10.1109/DCOSS54816.2022.00034
Hardware-aware Workload Distribution for AI-based Online Handwriting Recognition in a Sensor Pen
Kreß, F.; Serdyuk, A.; Hotfilter, T.; Höfer, J.; Harbaum, T.; Becker, J.; Hamann, T.
2022. 2022 11th Mediterranean Conference on Embedded Computing (MECO). Ed.: IEEE, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/MECO55406.2022.9797131
Towards Reconfigurable Accelerators in HPC: Designing a Multipurpose eFPGA Tile for Heterogeneous SoCs
Hotfilter, T.; Kreß, F.; Kempf, F.; Becker, J.; Haro, J. M. De; Jiménez-González, D.; Moretó, M.; Álvarez, C.; Labarta, J.; Baili, I.
2022. 2022 Design, Automation & Test in Europe Conference & Exhibition (DATE), Antwerp, Belgium, 14-23 March 2022, 628–631, Institute of Electrical and Electronics Engineers (IEEE). doi:10.23919/DATE54114.2022.9774716
2021
Proceedingsbeiträge
FLECSim-SoC: A Flexible End-to-End Co-Design Simulation Framework for System on Chips
Hotfilter, T.; Hoefer, J.; Kreß, F.; Kempf, F.; Becker, J.
2021. IEEE 34th International System-on-Chip Conference (SOCC), 14th-17th September 2021, Las Vegas, Nevada, USA, 83–88, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/SOCC52499.2021.9739212
Transparent Near-Memory Computing with a Reconfigurable Processor
Lesniak, F.; Kreß, F.; Becker, J.
2021. Applied Reconfigurable Computing. Ed.: S. Derrien, 221–231, Springer Nature Switzerland AG. doi:10.1007/978-3-030-79025-7_15
2018
Proceedingsbeiträge
In-NoC Circuits for Low-Latency Cache Coherence in Distributed Shared-Memory Architectures
Masing, L.; Srivatsa, A.; Kreß, F.; Anantharajaiah, N.; Herkersdorf, A.; Becker, J.
2018. IEEE 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), Hanoi, VN, September 12-14, 2018, 138–145, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/MCSoC2018.2018.00033
Vorträge
In-NoC circuits for low-latency cache coherence in distributed shared-memory architectures
Masing, L.; Srivatsa, A.; Kreß, F.; Anantharajaiah, N.; Herkersdorf, A.; Becker, J.
2018. 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC 2018), Hanoi, Vietnam, 12.–14. September 2018