Tobias Dörr, M. Sc.
- Wissenschaftlicher Mitarbeiter
- Gruppe: Prof. Becker
- Raum: 218.1
- Tel.: +49 721 608-41308
- tobias doerr ∂does-not-exist.kit edu
Engesserstr. 5
76131 Karlsruhe
Modellbasierter Entwurf sicherheitskritischer eingebetteter Systeme
Moderne eingebettete Systeme, die in Domänen wie dem Automobilbereich oder der Luftfahrt zum Einsatz kommen, unterliegen immer strengeren Sicherheits- und Echtzeitanforderungen. Um die Komplexität zu bewältigen, die mit der Entwicklung solcher Systeme einhergeht, gewinnen neuartige Entwurfsparadigmen auf Basis formaler Modelle zunehmend an Bedeutung. In diesem Zusammenhang entwickeln wir Modellnotationen und darauf aufbauende Softwarewerkzeuge, die gegebene Modellinstanzen automatisch in zuverlässige Implementierungsartefakte überführen.
Synthese von Isolationsmechanismen für moderne Mixed-Criticality-Systeme
Um ihre Performanzanforderungen zu erfüllen, wird bei der Entwicklung moderner eingebetteter Systeme zunehmend auf Mehrkernprozessoren zurückgegriffen. Damit geht häufig eine enge Integration von Subsystemen verschiedener Kritikalitätsstufen einher. Um trotz dieser Integration einen hinreichenden Grad an Safety und Security gewährleisten zu können, ist die Umsetzung zuverlässiger Isolationsmechanismen notwendig. Wir erforschen Ansätze, die solche Mechanismen unter Verwendung bestehender Hardwarefunktionen automatisiert generieren.
Fehlertoleranzmechanismen auf Basis dynamischer Hardwareredundanz
Mit der zunehmenden Automatisierung des Fahrens steigt das Risiko, dass elektronische Fehlfunktionen im Fahrzeug zu physischen Schäden führen. Daher müssen in diesem Zusammenhang relevante Komponenten immer häufiger so ausgelegt werden, dass sie trotz solcher Fehlfunktionen ein definiertes Mindestmaß an Funktionalität zuverlässig erbringen. Hierfür ist der Einsatz geeigneter Fehlertoleranzmechanismen notwendig. Wir forschen daran, solche Mechanismen unter Verwendung dynamischer Hardwareredundanz besonders kosteneffizient zu realisieren.
Studentische Arbeiten
Bachelor- und Masterarbeiten im Umfeld der aktuellen Forschungsaktivitäten sind gerne möglich. Je nach eigenem Interesse können diese auf die Modellierung von HW/SW-Systemen, die Implementierung von Isolations- und Fehlertoleranzmechanismen oder eine Kombination beider Gebiete ausgerichtet sein. Die folgenden Ausschreibungen sind als Themenvorschläge zu verstehen, die gerne an die gewünschte Ausrichtung angepasst werden können.
| Titel | Typ | Datum |
|---|---|---|
| Entwicklung einer Shared-Memory-Schnittstelle für verteilte Anwendungen auf heterogenen MPSoCs | Masterarbeit | ab 04 / 2023 |
Betreute studentische Arbeiten
- MA: „Entwicklung eines konfigurierbaren Zugriffsschutzmoduls für FPGA-Komponenten“
- SA: „Bewertung kosteneffizienter Fehlerdetektionsansätze für MPSoC-basierte Fail-Operational-Systeme“
- MA: „Entwicklung einer FPGA-gesteuerten Architektur für dynamische On-Chip-Redundanz sicherheitskritischer Funktionen“
- MA: „Optimierung eines Codegenerators für Isolationskonfigurationen moderner MPSoCs“
Publikationen
Dörr, T.; Schade, F.; Masing, L.; Becker, J.; Keramidas, G.; Antonopoulos, C. P.; Mavropoulos, M.; Kelefouras, V.; Voros, N.
2022. 2022 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Nicosia, Cyprus, 04-06 July 2022, 369–370, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/ISVLSI54635.2022.00081
Dörr, T.; Schade, F.; Ahlbrecht, A.; Zaeske, W.; Masing, L.; Durak, U.; Becker, J.
2022. 2022 IEEE/ACM 26th International Symposium on Distributed Simulation and Real Time Applications (DS-RT), 151–159, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/DS-RT55542.2022.9932069
Masing, L.; Dörr, T.; Schade, F.; Becker, J.; Keramidas, G.; Antonopoulos, C. P.; Mavropoulos, M.; Tiganourias, E.; Kelefouras, V.; Antonopoulos, K.; Voros, N.; Durak, U.; Ahlbrecht, A.; Zaeske, W.; Panagiotou, C.; Karadimas, D.; Adler, N.; Sailer, A.; Weber, R.; Wilhelm, T.; u. a.
2022. 2022 Design, Automation & Test in Europe Conference & Exhibition (DATE), Antwerp, Belgium, 14-23 March 2022, 814–818, Institute of Electrical and Electronics Engineers (IEEE). doi:10.23919/DATE54114.2022.9774534
Dörr, T.; Sandmann, T.; Becker, J.
2021. Microprocessors and microsystems, 87, Article no: 104377. doi:10.1016/j.micpro.2021.104377
Dörr, T.; Sandmann, T.; Friederich, P.; Leitner, A.; Becker, J.
2021. Microprocessors and microsystems, 87, Aricle no: 104380. doi:10.1016/j.micpro.2021.104380
Becker, J.; Masing, L.; Dörr, T.; Schade, F.; Keramidas, G.; Antonopoulos, C. P.; Mavropoulos, M.; Tiganourias, E.; Kelefouras, V.; Antonopoulos, K.; Voros, N.; Durak, U.; Ahlbrecht, A.; Zaeske, W.; Panagiotou, C.; Karadimas, D.; Adler, N.; Sailer, A.; Weber, R.; Wilhelm, T.; u. a.
2021. Proceedings 2021 31st International Conference on Field-Programmable Logic and Applications: FPL 2021 ; Dresden, Germany, 30 August – 3 September 2021, 382–383, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/FPL53798.2021.00075
Dörr, T.; Sandmann, T.; Mohr, H.; Becker, J.
2021. 2021 24th Euromicro Conference on Digital System Design (DSD), 107–114, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/DSD53832.2021.00026
Dörr, T.; Sandmann, T.; Friederich, P.; Leitner, A.; Becker, J.
2020. 2020 23rd Euromicro Conference on Digital System Design (DSD), 630–637, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/DSD51259.2020.00103
Dörr, T.; Sandmann, T.; Becker, J.
2020. 2020 23rd Euromicro Conference on Digital System Design (DSD), 596–603, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/DSD51259.2020.00098
Dörr, T.; Sandmann, T.; Schade, F.; Bapp, F. K.; Becker, J.
2019. Applied Reconfigurable Computing – 15th International Symposium, ARC 2019, Darmstadt, 9.-11. April 2019, 96–111, Springer. doi:10.1007/978-3-030-17227-5_8
Bapp, F. K.; Dörr, T.; Sandmann, T.; Schade, F.; Becker, J.
2018. SAE International. doi:10.4271/2018-01-1072