Inkrementelle Verifikation von Softwareupdates in variantenreichen Elektrik/Elektronik-Architekturen

  • chair:Systems Engineering, Systemverifikation, E/E-Architekturen, Simulation
  • type:Masterarbeit
  • time:available
  • tutor:

    M. Sc. Houssem Guissouma

Inkrementelle Verifikation von Softwareupdates in variantenreichen Elektrik/Elektronik-Architekturen

. eInfochips
.

Umfeld

Durch die steigenden Softwareumfänge moderner Elektrik/Elektronik-Architekturen (E/E-Architekturen) und ihre sich verkürzenden Release-Zyklen steigt der Bedarf an Anpassungen der Softwarekomponenten im Feld. Somit sind Softwareupdates heutzutage ein essenzieller Bestandteil des Software-Defined-Car.
Für safety-kritische Anwendungen, wie eine automatisierte Fahrfunktion, müssen diese Updates strenge Verifikations- und Validierungsprozesse durchlaufen. Da die Updates in zahlreiche Varianten und Konfigurationen integriert werden, entstehen jedoh redundante und zeitintensive Testaufwände.

Ziele der Arbeit

In dieser Arbeit soll eine Methode für die inkrementelle Verifikation von modularen Updates entwickelt werden, um die damit verbundenen Testaufwände zu reduzieren. Hierzu sind Anforderungen an die statische und dynamische Verifikation der Updates zu definieren und ein geeignetes Konzept für die inkrementelle Verifikation dieser zu erstellen. Die Integration soll in variantenreiche E/E-Architekturen (Produktlinienansatz) erfolgen.
Die Verifikationsmethode ist anschließend in einer modellbasierten Entwicklungsumgebung zu implementieren. Die Evaluation der Implementierung wird anhand einer variablen Architektur eines Fahrassistenzsystems durchgeführt.

Voraussetzungen

  • Motivation und kreative Denkweise
  • Grundkenntnisse in Modellierungssprachen wie UML/SysML sowie E/E-Architekturen
  • Gute Programmierkenntnisse (Matlab, Python oder C/C++)