Konzept und Implementierung eines Simulationsframework von Fehlertoleranzmechanismen für den LEON3

Umfeld

Elektronik spielt eine immer größere Rolle bei der Erfüllung von steigenden Anforderungen in den Mobilitätsdomänen wie Automotiv, Avionik oder auch der Raumfahrt. Von diesen elektrischen Systemen wird in Zukunft ein hohes Maß an Leistungsfähigkeit bei gleichzeitig steigenden Anforderungen der Sicherheit und Zuverlässigkeit abverlangt.

Eine Lösung dieser Problematik bieten Many-Core-Systeme, welche zur Steigerung der Zuverlässigkeit interne Redundanzen aufweisen. Das ITIV beschäftigt sich in diesem Bereich mit der Erforschung von Many-Core-Systemen, welche diese Redundanz zur Laufzeit dynamisch und adaptiv anpassen können.

Aufgabe

In dieser Arbeit soll ein bestehendes SystemC-Simulationsframework für den LEON3 Prozessor um Fehlertoleranzmechanismen erweitert werden. Diese Mechanismen sollen unterschiedliche Granularitäten hinsichtlich der Redundanz (Instruktions-, Memorylevel) aufweisen.

Die Arbeit gliedert sich in drei Teilbereiche:

• Literaturrecherche
• SimulationsframeworkSystemCErarbeitung eines
• Implementierung und Bewertung des erarbeiteten Konzepts

Voraussetzungen

• Kenntnisse über Hardware- und Prozessor-Architekturen
• SystemC- / C++- Kentnisse sind von Vorteil
• Motivation und Interesse am selbstständigen Lösen von technischen Problemen