Entwurf eines Hardwaremodules für graphenbasierte Neuronale Netze im Rahmen des Belle II Experiments

Entwurf eines Hardwaremodules für graphenbasierte Neuronale Netze im Rahmen des Belle II Experiments

Umfeld

Das ITIV arbeitet als Projektpartner des Belle II Experiments in Tsukuba, Japan an der nächsten Generation der Triggersysteme für Teilchenbeschleuniger.  Im Rahmen eines Detektorupgrade soll die Luminosität des Experiments schrittweise erhöht werden. In diesem Rahmen erforschen wir, wie das FPGA-basierte Triggersystem besser für die steigende Datenmengen angepasst werden kann.  

Aufgabe

Mit dem nächsten Upgrade des Belle II Teilchenbeschleunigers sollen erstmals Graph Neural Networks (GNNs) in einem Triggersystem verwendet werden. Die dafür nötigen Graphen müssen im System online erzeugt werden. Im Rahmen dieser Arbeit soll ein Hardwaremodul zum Aufbauen der Graphen entwickelt und auf einem FPGA implementiert werden. Zusätzlich soll untersucht werden, inwiefern sich das entwickelte Modul zur Umsetzung von GNNs eignet.

Voraussetzungen

  • Interesse an Machine Learning und FPGAs   
  • Erfahrung mit HLS, C++ oder VHDL sind von Vorteil