Entwurf und Implementierung eines Hardwarebeschleunigers für Tiefe Neuronale Netze zur Gesichtserkennung auf FPGA

  • Forschungsthema:Deep Learning, Eingebettete Systeme, FPGA, Gesichtserkennung
  • Typ:Bachelor-/ Masterarbeit
  • Datum:offen (zu vergeben)
  • Betreuung:

    M. Sc. Iris Walter

Entwurf und Implementierung eines Hardwarebeschleunigers für Tiefe Neuronale Netze zur Gesichtserkennung auf FPGA

.
.

Umfeld

Künstliche Intelligenz hat in vielen Bereichen Einzug erhalten, um Systeme zur z.B. Bilderkennung, Sprachverarbeitung oder Bewegungsanalyse präziser und verlässlicher zu machen als es bisherige von Hand optimierte Algorithmen ermöglichen. Eine verbreitete Methode ist überwachtes Deep Learning (DL). Dabei lernen Tiefe Neuronale Netze mit Hilfe einer großen Datenbasis selbst vordefinierte Aufgaben zu lösen. Doch damit künstliche Intelligenz auch mobile Endanwendungen bereichern kann, muss sie eingebettet und an die begrenzten Hardwarebedingungen angepasst werden.

Aufgabe

Im Rahmen dieser Abschlussarbeit soll die Hardwarebeschleunigung von DL-basierter Gesichtserkennung auf FPGA evaluiert werden. Der Hardwarebeschleuniger soll in ein bestehendes Robotersystem eingebunden werden. Dazu sollen Kompressionsmöglichkeiten wie z.B. Quantisierung und Pruning untersucht werden, um das Gesamtsystem in Hinblick auf Energieeffizienz und Echtzeitfähigkeit zu optimieren.

Voraussetzungen

  • Programmiererfahrung in Python und C++
  • Grundkenntnisse über Neuronale Netze
  • Motivation und Interesse am selbstständigen Lösen von technischen Problemen