Entwicklung einer konfigurierbaren Adressgenerierung für eine Direct Memory Access (DMA) Unit

Umfeld

Elektronik spielt eine immer größere Rolle bei der Erfüllung von steigenden Anforderungen in den Mobilitätsdomänen wie Automotiv, Avionik oder auch der Raumfahrt. Von diesen elektrischen Systemen wird in Zukunft ein hohes Maß an Leistungsfähigkeit bei gleichzeitig steigenden Anforderungen der Sicherheit und Zuverlässigkeit abverlangt.

Eine Lösung dieser Problematik bieten Many-Core-Systeme, welche zur Steigerung der Zuverlässigkeit interne Redundanzen aufweisen. Das ITIV beschäftigt sich in diesem Bereich mit der Erforschung von Many-Core-Systemen, welche diese Redundanz zur Laufzeit dynamisch und adaptiv anpassen können.

Aufgabe

In dieser Arbeit soll ein DMA-Modul um einen konfigurierbaren Adressgenerator erweitert werden. Der Adressgenerator soll in der Lage sein, häufig vorkommende Adressmuster für den DMA zu erzeugen. Hierdurch können Daten für eine Weiterverarbeitung vorsortiert werden und somit die Adressierung wesentlich beschleunigen. Es sollen hierzu Anwendungen und die dazugehörigen Adressmuster, welche von einer solchen Vorsortierung profitieren, untersucht werden. Diese Anwendungen müssen abschließend, hinsichtlich der Beschleunigung durch den DMA, evaluiert werden.

Voraussetzungen

• Kenntnisse über Hardware-, Prozessor-Architekturen und Network on Chip
• VHDL-Kenntnisse sind von Vorteil
• Motivation und Interesse am selbstständigen Lösen von technischen Problemen