english  | Home | Impressum | Datenschutz | KIT
Dipl.-Inform. Leonard Masing

Dipl.-Inform. Leonard Masing

Wissenschaftlicher Mitarbeiter
Gruppe: Prof. Becker
Raum: 226.1
CS 30.10

Tel.: +49 721 608-46500
Fax: +49 721 608-42511
leonard masingUqi9∂kit edu

Engesserstr. 5

76131 Karlsruhe



Dipl.-Inform. Leonard Masing

Lebenslauf

  • Studium der Informatik am KIT
    • Vertiefungsrichtungen: Telematik und Parallelverarbeitung
    • Ergänzungsfach: Systems Engineering (ITIV)
  • Diplomarbeit zum Thema: Modellierung und Evaluation der invasiven Mikroarchitektur
  • Mitarbeiter am ITIV seit August 2013

 

Forschung

 

Eigene Forschungsinteressen:

  • On-chip Kommunikation
    • Dieses Forschungsfeld beschäftigt sich mit der Entwicklung und Erforschung eines Networks-on-Chip (NoC), welches als skalierbares Backbone für eine Manycore Architektur dient. Es ergeben sich eine Vielzahl interessanter Fragestellungen rund um die Themen dark silicon, safety/fault tolerance, security und topologies bezüglich sowohl deren Umsetzung in Hardware als auch der Modellierung und Simulation.
  • Entwurf und Usability von heterogenen Multicore Plattformen
    • Die steigende Komplexität zukünftiger Multicore-Plattformen stellt Entwickler vor immer größere Herausforderungen. In diesem Kontext ist es wichtig, durch Automatisierung zu Design- und Laufzeit und durch hochentwickelte Toolflows die Entwicklung zu unterstützen und zu beschleunigen. Diese ermöglichen es, dass Software und Hardware parallel entwickelt und Verifiziert werden kann und durch klare Schnittstellen einem Anwendungsentwickler die dahinter liegende Komplexität der Plattform verborgen wird. Einen wichtigen Baustein liefert hier die Modellierung und Simulation auf verschiedenen Abstraktionsebenen. Ein besonderer Schwerpunkt meiner Arbeiten liegt auf dem instruktionsakkuraten Simulationsframework Open Virtual Platforms (OVP).

 

Lehre

Seminar Eingebettete Systeme (http://www.itiv.kit.edu/60_6071.php)

(früher: Praktikum Software Engineering (http://www.itiv.kit.edu/60_6075.php),
Übungen zu 23620 Hardware/Software Co-Design (http://www.itiv.kit.edu/60_6335.php))

 

Betreute abgeschlossene studentische Arbeiten

  • BA: "High-Level-Synthese für das Design Networks on Chip; High-level Synthesis for the Design of Networks on Chip"
  • MA: "Entwicklung einer effizienten und skalierbaren Umgebung für das NoC-Prototyping; Development of an Efficient and Scalable NoC Prototyping Environment"
  • MA: "Konzept, Evaluation und Implementierung einer echtzeitfähigen Speicherinfrastruktur für Many-Core Systeme; Concept, Evaluation and Implementation of a Real-Time Capable Memory Infrastructure for Many-Core Systems"
  • BA: "Dynamisches Circuit switching im invasiven NoC; Dynamic circuit switching in the invasive NoC"
  • Projektarbeit: "Cross-Domain Prototyping of NoC-Based Many-Core Platforms"
  • BA: "Anbindung eines Instruction Set Simulators an das iNoC Simulations-framework; Connection of an Instruction Set Simulator to the iNoC Simulation Framework"
  • BA: "Aufbau und Evaluation einer Circuit switching Erweiterung des invasiven NoC in SystemC; Implementation and Evaluation of a Circuit Switching Extension of the Invasive NoC in SystemC"
  • BA: "Intelligente kamerabasierte Fahrer-Assistenz-Systeme für ein Roadtrain Szenario"
  • BA: "Parallelisierung der High-level Simulation (OVP) einer Multicore-Plattform; Parallelization of the High-level simulation (OVP) of a multicore platform"

 

Studentische Arbeiten

Dipl.-Inform. Leonard Masing
Titel Datum
offen (zu vergeben)
vergeben


Publikationen


2019
Proceedingsbeiträge
Dynamic and scalable runtime block-based multicast routing for networks on chips.
Anantharajaiah, N.; Kempf, F.; Masing, L.; Lesniak, F. M.; Becker, J.
2019. Proceedings of the 12th International Workshop on Network on Chip Architectures (NoCArc 2019), Columbus, OH, Ocober 12-13, 2019, 1–6, ACM Press, New York, NY. doi:10.1145/3356045.3360718
Hybrid Prototyping for Manycore Design and Validation.
Masing, L.; Lesniak, F.; Becker, J.
2019. 15th International Symposium on Applied Reconfigurable Computing, ARC 2019; Darmstadt; Germany; 9 April 2019 through 11 April 2019, 319–333. doi:10.1007/978-3-030-17227-5_23
2018
Zeitschriftenaufsätze
OpenCL-based Virtual Prototyping and Simulation of Many-Accelerator Architectures.
Sotiriou-Xanthopoulos, E.; Masing, L.; Xydis, S.; Siozios, K.; Becker, J. Ü.; Soudris, D.
2018. ACM transactions on embedded computing systems, 17 (5), Article: 86. doi:10.1145/3242179
Proceedingsbeiträge
In-NoC Circuits for Low-Latency Cache Coherence in Distributed Shared-Memory Architectures.
Masing, L.; Srivatsa, A.; Kreß, F.; Anantharajaiah, N.; Herkersdorf, A.; Becker, J.
2018. IEEE 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), Hanoi, VN, September 12-14, 2018, 138–145, IEEE. doi:10.1109/MCSoC2018.2018.00033
A WCET-Aware Parallel Programming Model for Predictability Enhanced Multi-core Architectures.
Reder, S.; Masing, L.; Bucher, H.; ter Braak, T.; Stripf, T.; Becker, J.
2018. Proceedings of the 2018 Design, Automation & Test in Europe (DATE) : 19-23 March 2018, Dresden, Germany. Ed. J. Madsen, 943–948, IEEE, Piscataway (NJ). doi:10.23919/DATE.2018.8342145
Vorträge
In-NoC circuits for low-latency cache coherence in distributed shared-memory architectures.
Masing, L.; Srivatsa, A.; Kreß, F.; Anantharajaiah, N.; Herkersdorf, A.; Becker, J.
2018. 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC 2018), Hanoi, Vietnam, 12.–14. September 2018
2016
Proceedingsbeiträge
A Novel NoC-Architecture for Fault Tolerance and Power Saving.
Heisswolf, J.; Friederich, S.; Masing, L.; Weichslgartner, A.; Zaib, A.; Stein, C.; Duden, M.; Teich, J.; Herkersdorf, A.; Becker, J.
2016. Proceedings of the second International Workshop on Multi-Objective Many-Core Design (MOMAC) in conjunction with International Conference on Architecture of Computing Systems (ARCS). 5. April 2016, Nürnberg, IEEE
A Novel ADL-based Approach to Design Adaptive Application-Specific Processors.
Tradowsky, C.; Harbaum, T.; Masing, L.; Becker, J.
2016. Best of ISVLSI 2016, Pittsburgh, Pennsylvania, U.S.A., July 11-13, 2016, Springer
An OpenCL-based framework for rapid virtual prototyping of heterogeneous architectures.
Sotiriou-Xanthopoulos, E.; Masing, L.; Siozios, K.; Economakos, G.; Soudris, D.; Becker, J.
2016. International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS XVI), Samos, GR, July 17-21, 2016. Proceedings. Ed.: W. Najjar, 372–377, IEEE, Piscataway (NJ). doi:10.1109/SAMOS.2016.7818375
2015
Proceedingsbeiträge
Software-in-the-Loop simulation of embedded control applications based on Virtual Platforms.
Werner, S.; Masing, L.; Lesniak, F.; Becker, J.
2015. 2015 25th International Conference on Field Programmable Logic and Applications (FPL), London, United Kingdom, 2–4 September 2015, Art.Nr. 7294020, IEEE, Piscataway (NJ). doi:10.1109/FPL.2015.7294020
Virtual prototyping of heterogeneous dynamic platforms using Open Virtual Platforms.
Masing, L.; Werner, S.; Becker, J.
2015. 2015 10th IEEE International Symposium on Industrial Embedded Systems (SIES), Siegen, Germany, 8–10 June 2015, 152–155, IEEE, Piscataway (NJ). doi:10.1109/SIES.2015.7185053
Fault-tolerant Communication in Invasive Networks on Chip.
Heisswolf, J.; Weichslgartner, A.; Zaib, A.; Friederich, S.; Masing, L.; Duden, M.; Klöpfer, R.; Teich, J.; Wild, T.; Herkersdorf, A.; Becker, J.
2015. Proceedings of the 2015 NASA/ESA Conference on Adaptive Hardware and Systems, June 15-18, 2015, Montreal, Canada, Art.Nr. 7231156. doi:10.1109/AHS.2015.7231156
Designing applications for heterogeneous many-core architectures with the FlexTiles Platform.
Janßen, B.; Schwiegelshohn, F.; Koedam, M.; Duhem, F.; Masing, L.; Werner, S.; Huriaux, C.; Courtay, A.; Wheatley, E.; Goossens, K.; Lemonnier, F.; Millet, P. T.; Becker, J.; Sentieys, O.; Hübner, M.
2015. 15th International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation, SAMOS 2015, Samos, Greece, 254–261, IEEE. doi:10.1109/SAMOS.2015.7363683