Dr.-Ing. Dipl.-Inform. Leonard Masing

Dr.-Ing. Dipl.-Inform. Leonard Masing

  • Engesserstr. 5

    76131 Karlsruhe

Forschung

Toolchains für den sicherheitskritischen Bereich

Im sicherheitskritischen Bereich ist es von entscheidender Bedeutung, zu garantieren, dass eine Implementierung die spezifizierten Anforderungen erfüllt. Die Verifizierung und Validierung gegebener Anforderungen und Einschränkungen ist eine besondere Herausforderung, wenn man bedenkt, dass die Anforderungen an die Softwarefunktionalität für leistungsstarke Multicore-Plattformen steigen. Folglich werden fortschrittliche Toolchains benötigt, die den Entwickler unterstützen, indem sie kritische Probleme aufzeigen und gleichzeitig den Automatisierungsgrad des Entwurfsprozesses erhöhen.

Zuverlässige Hochleistungs-Multicore-Plattformen

Multicore-Systeme mit einer wachsenden Anzahl von Kernen und spezialisierten Beschleunigern für Aufgaben wie KI sind zu einem Standard geworden, um die Leistung heutiger Rechenplattformen zu steigern. Die Kombination von Hochleistungsmerkmalen mit Zuverlässigkeit und Vorhersagbarkeit stellt jedoch nach wie vor eine große Herausforderung dar. Gleichzeitig müssen die Plattformen sowohl flexibel als auch spezialisiert sein, um eine maximale Leistung unter strengen Energiebeschränkungen zu erreichen.

Co-Design und Co-Emulation von Hardware und Software

Effiziente Rechensysteme müssen eine ausgewogene Verbindung von Hardware und Software aufweisen. Um Engpässe zu vermeiden und gleichzeitig die geforderte Leistung unter allen gegebenen Randbedingungen zu erbringen, ist ein konsequenter Co-Design-Prozess erforderlich, der Techniken für frühzeitiges Prototyping und Co-Emulation des zu entwerfenden Systems einsetzt.

Offene studentische Arbeiten

Titel

Betreute abgeschlossene studentische Arbeiten (Auswahl)

  • BA: "High-Level-Synthese für das Design Networks on Chip; High-level Synthesis for the Design of Networks on Chip"

  • MA: "Entwicklung einer effizienten und skalierbaren Umgebung für das NoC-Prototyping; Development of an Efficient and Scalable NoC Prototyping Environment"

  • MA: "Konzept, Evaluation und Implementierung einer echtzeitfähigen Speicherinfrastruktur für Many-Core Systeme; Concept, Evaluation and Implementation of a Real-Time Capable Memory Infrastructure for Many-Core Systems"

  • BA: "Dynamisches Circuit switching im invasiven NoC; Dynamic circuit switching in the invasive NoC"

  • Projektarbeit: "Cross-Domain Prototyping of NoC-Based Many-Core Platforms"

  • BA: "Anbindung eines Instruction Set Simulators an das iNoC Simulations-framework; Connection of an Instruction Set Simulator to the iNoC Simulation Framework"

  • BA: "Aufbau und Evaluation einer Circuit switching Erweiterung des invasiven NoC in SystemC; Implementation and Evaluation of a Circuit Switching Extension of the Invasive NoC in SystemC"

  • BA: "Intelligente kamerabasierte Fahrer-Assistenz-Systeme für ein Roadtrain Szenario"

  • BA: "Parallelisierung der High-level Simulation (OVP) einer Multicore-Plattform; Parallelization of the High-level simulation (OVP) of a multicore platform"

Publikationen


2021
Zeitschriftenaufsätze
A Hybrid Prototyping Framework in a Virtual Platform Centered Design and Verification Flow.
Masing, L.; Lesniak, F.; Becker, J.
2021. IEEE embedded systems letters, 13 (1). doi:10.1109/LES.2020.2995084
2020
Dissertationen
Prototyping Methodologies and Design of Communication-centric Heterogeneous Many-core Architectures. Dissertation.
Masing, L. J.
2020, November 26. Karlsruher Institut für Technologie (KIT). doi:10.5445/IR/1000126812
2019
Proceedingsbeiträge
A Network on Chip Adapter for Real-Time and Safety-Critical Applications.
Kempf, F.; Anantharajaiah, N.; Masing, L.; Becker, J.
2019. 32nd IEEE International System on Chip Conference, SOCC 2019; Singapore; Singapore; 3 September 2019 through 6 September 2019. Ed.: D. Zhao, 39–44, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/SOCC46988.2019.1570558594
Dynamic and scalable runtime block-based multicast routing for networks on chips.
Anantharajaiah, N.; Kempf, F.; Masing, L.; Lesniak, F. M.; Becker, J.
2019. Proceedings of the 12th International Workshop on Network on Chip Architectures (NoCArc 2019), Columbus, OH, Ocober 12-13, 2019, 1–6, Association for Computing Machinery (ACM). doi:10.1145/3356045.3360718
Hybrid Prototyping for Manycore Design and Validation.
Masing, L.; Lesniak, F.; Becker, J.
2019. 15th International Symposium on Applied Reconfigurable Computing, ARC 2019; Darmstadt; Germany; 9 April 2019 through 11 April 2019, 319–333. doi:10.1007/978-3-030-17227-5_23
2018
Zeitschriftenaufsätze
OpenCL-based Virtual Prototyping and Simulation of Many-Accelerator Architectures.
Sotiriou-Xanthopoulos, E.; Masing, L.; Xydis, S.; Siozios, K.; Becker, J. Ü.; Soudris, D.
2018. ACM transactions on embedded computing systems, 17 (5), Article: 86. doi:10.1145/3242179
Proceedingsbeiträge
In-NoC Circuits for Low-Latency Cache Coherence in Distributed Shared-Memory Architectures.
Masing, L.; Srivatsa, A.; Kreß, F.; Anantharajaiah, N.; Herkersdorf, A.; Becker, J.
2018. IEEE 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), Hanoi, VN, September 12-14, 2018, 138–145, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/MCSoC2018.2018.00033
A WCET-Aware Parallel Programming Model for Predictability Enhanced Multi-core Architectures.
Reder, S.; Masing, L.; Bucher, H.; ter Braak, T.; Stripf, T.; Becker, J.
2018. Proceedings of the 2018 Design, Automation & Test in Europe (DATE) : 19-23 March 2018, Dresden, Germany. Ed. J. Madsen, 943–948, Institute of Electrical and Electronics Engineers (IEEE). doi:10.23919/DATE.2018.8342145
Vorträge
In-NoC circuits for low-latency cache coherence in distributed shared-memory architectures.
Masing, L.; Srivatsa, A.; Kreß, F.; Anantharajaiah, N.; Herkersdorf, A.; Becker, J.
2018. 12th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC 2018), Hanoi, Vietnam, 12.–14. September 2018
2016
Proceedingsbeiträge
A Novel NoC-Architecture for Fault Tolerance and Power Saving.
Heisswolf, J.; Friederich, S.; Masing, L.; Weichslgartner, A.; Zaib, A.; Stein, C.; Duden, M.; Teich, J.; Herkersdorf, A.; Becker, J.
2016. Proceedings of the second International Workshop on Multi-Objective Many-Core Design (MOMAC) in conjunction with International Conference on Architecture of Computing Systems (ARCS). 5. April 2016, Nürnberg, Institute of Electrical and Electronics Engineers (IEEE)
A Novel ADL-based Approach to Design Adaptive Application-Specific Processors.
Tradowsky, C.; Harbaum, T.; Masing, L.; Becker, J.
2016. Best of ISVLSI 2016, Pittsburgh, Pennsylvania, U.S.A., July 11-13, 2016, Springer
An OpenCL-based framework for rapid virtual prototyping of heterogeneous architectures.
Sotiriou-Xanthopoulos, E.; Masing, L.; Siozios, K.; Economakos, G.; Soudris, D.; Becker, J.
2016. International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS XVI), Samos, GR, July 17-21, 2016. Proceedings. Ed.: W. Najjar, 372–377, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/SAMOS.2016.7818375
2015
Proceedingsbeiträge
Software-in-the-Loop simulation of embedded control applications based on Virtual Platforms.
Werner, S.; Masing, L.; Lesniak, F.; Becker, J.
2015. 2015 25th International Conference on Field Programmable Logic and Applications (FPL), London, United Kingdom, 2–4 September 2015, Art.Nr. 7294020, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/FPL.2015.7294020
Virtual prototyping of heterogeneous dynamic platforms using Open Virtual Platforms.
Masing, L.; Werner, S.; Becker, J.
2015. 2015 10th IEEE International Symposium on Industrial Embedded Systems (SIES), Siegen, Germany, 8–10 June 2015, 152–155, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/SIES.2015.7185053
Fault-tolerant Communication in Invasive Networks on Chip.
Heisswolf, J.; Weichslgartner, A.; Zaib, A.; Friederich, S.; Masing, L.; Duden, M.; Klöpfer, R.; Teich, J.; Wild, T.; Herkersdorf, A.; Becker, J.
2015. Proceedings of the 2015 NASA/ESA Conference on Adaptive Hardware and Systems, June 15-18, 2015, Montreal, Canada, Art.Nr. 7231156. doi:10.1109/AHS.2015.7231156
Designing applications for heterogeneous many-core architectures with the FlexTiles Platform.
Janßen, B.; Schwiegelshohn, F.; Koedam, M.; Duhem, F.; Masing, L.; Werner, S.; Huriaux, C.; Courtay, A.; Wheatley, E.; Goossens, K.; Lemonnier, F.; Millet, P. T.; Becker, J.; Sentieys, O.; Hübner, M.
2015. 15th International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation, SAMOS 2015, Samos, Greece, 254–261, Institute of Electrical and Electronics Engineers (IEEE). doi:10.1109/SAMOS.2015.7363683