Institut für Technik der Informationsverarbeitung (ITIV)

Konzeption und Entwicklung von neuen Hardwarebeschleunigern für Neuronale Netze

Konzeption und Entwicklung von neuen Hardwarebeschleunigern für Neuronale Netze

Please do not hesitate to ask for an English version of this thesis proposal
.
Unsere Test und Implementierungsumgebung

Umfeld

Neuronale Netzwerke können heutzutage bereits komplexe Probleme wie Industrieautomatisierung, Teile des autonomen Fahrens oder Fehlererkennung gut Lösen. Ein Nachteil solcher Systeme bleibt nach wie vor der hohe Rechenaufwand.

Aus diesem Grund entwickeln viele Universitäten, aber auch große Firmen wie Google oder Tesla eigene Hardwarearchitekturen um die Algorithmen effizient zu implementieren. Auch am ITIV arbeiten wir an neuen Methoden und Architekturen für neuronale Netzwerke.

 

Aufgabe

Wir arbeiten im Team an neuen Konzepten und betrachten dabei verschiedene Aspekte der neuronalen Netze, wie z.B. Kompression, Pruning oder approximate computing. Dabei kommen Sie direkt in Kontakt mit den darunterliegenden Algorithmen und Verfahren.

Die Aufgabe ist bewusst sehr offen gestellt. Bei Grundlegendem Interesse, können Sie sich gerne bei mir melden und wir überlegen welche Teilaspekte Sie am meisten ansprechen.

 

Die Arbeit umfasst dabei in der Regel die folgenden Aufgaben:

  • Einarbeitung in den Gesamtkontext und die bereits vorhandenen Arbeiten
  • Einarbeitung in die Thematik Machine Learning und Neuronale Netze.
  • Konzeptionierung einer Architektur zur Hardwarebeschleunigung
  • Test und Validierung auf FPGA Systemen

 

Voraussetzungen

  • Interesse an den Themen: Machine Learning und Hardwarearchitekturen
  • Kenntnisse in VHDL / Verilog oder einer anderen Hardwarebeschreibungssprache werden vorausgesetzt; Hardwareerfahrungen, sowie Erfahrungen in Python oder C/C++ sind von Vorteil