Institut für Technik der Informationsverarbeitung (ITIV)

Evaluation der Risc-V ISA im Bereich von Machine Learning

Evaluation der Risc-V ISA im Bereich von Machine Learning

.
Quelle: Nividia dev blog

Umfeld

Neue Hardwarearchitekturen wie zum Beispiel Grafikprozessoren haben die Entwicklung von selbst-lernenden Algorithmen stark vorangetrieben. Während diese häufig noch auf zentralen Servern laufen, muss in Zukunft über eine Integration auf z.B. eingebettete Systeme nachgedacht werden.

Dazu arbeiten wir am ITIV an einer dedizierten Hardware, um maschinelles Lernen weiter zu beschleunigen. Nun möchten wir gerne Risc-V in diesem Kontext evaluieren.

 

Aufgabe

Ziel der Arbeit ist es die offene und disruptive Risc-V ISA in Kontext von Machine Learning zu evaluieren und anschließend in unsere ITIV-Plattform zu integrieren.

Die Arbeit umfasst dabei die folgenden Aufgaben:

  • Einarbeitung in unsere Plattform, Algorithmik hinter ML und Risc-V
  • Auswahl eines geeigneten Risc-V Prozessors und ggf. Implementierung von Erweiterungen
  • Integration in die Gesamtplattform
  • Analyse und Bewertung der Performance            

 

 

Voraussetzungen

  • Interesse an den Themen: Machine Learning und Hardwarearchitekturen
  • Kenntnisse in C/C++ oder HDLs werden vorausgesetzt; Hardwareerfahrungen, sowie Erfahrungen in Python sind von Vorteil

 

Please do not hesitate to ask for an English version of this thesis proposal