english  | Home | Impressum | KIT

Hardware-Synthese und -Optimierung

Hardware-Synthese und -Optimierung
Typ: Vorlesung (V) Links:
Lehrstuhl: Fakultät f. Elektrotechnik und Informationstechnik
Semester: SS 2017
Zeit: 25.04.2017
09:45 - 11:15 wöchentlich
30.33 Messtechnik-Hörsaal (MTI) 30.33 Allgemeine Elektrotechnik
weitere...

Beginn: 25.04.2017
Dozent: Prof. Dr.-Ing. Dr. h. c. Jürgen Becker
SWS: 3
LVNr.: 23619
Hinweis:

Unterlagen: 

J. Teich, C. Haubelt: „Digitale Hardware/Software-Systeme-Synthese und Optimierung“, Springer-Verlag, 2007 (2. Auflage) Unterlagen zur Lehrveranstaltung finden Sie online unter ILIAS
Vortragssprache: Deutsch

Hardware-Synthese und -Optimierung

Voraussetzungen 

Grundlagen des Entwurfs digitaler Systeme (z.B. Lehrveranstaltung Nr. 23605).

 

Ziele

Die Vorlesung soll die Fähigkeiten zum Entwurf optimierter elektronischer Systeme vermitteln.

 

Inhalte

In dieser Vorlesung werden grundlegende sowie fortgeschrittene algorithmische Verfahren vorgestellt, welche bei der automatisierten Synthese mikroelektronischer Schaltungen in modernen CAD-Werkzeugen eingesetzt werden. Neben den theoretischen Erörterungen werden mit Hilfe zahlreicher Beispiele die verschiedenen Methoden vertieft und ein Bezug zur praktischen Anwendung hergestellt. Hierbei wird das Spektrum der System- und Schaltungsrealisierung, ausgehend von der Verhaltensbeschreibung in einer Hardwarebeschreibungssprache, bis zur Synthese / Optimierung der Gatter-Netzliste und der Generierung des physika-lischen Layouts in heutiger Standardzellen-Technologie behandelt. Die vorgestellten Verfahren gliedern sich in die High-Level-Synthese, die Register-Transfer-Synthese, die Logik-Synthese, sowie in den physikalischen Entwurf auf.

Im einzelnen werden folgende Themenkomplexe behandelt:

  • Entwurfsablauf beim rechnergestützten Entwurf
  • Relevante Graphen-Algorithmen und Komplexität
  • Verschiedene Entwurfsmethoden
        für Gatearrays, Standardzellen, Makrozellen, Rekonfigurierbare Hardware
  • High-Level-Synthese
        Schedulingverfahren, Algorithmen für Allokation/Binding
  • Register-Transfer-Synthese
        Optimierung von Controllern, Retiming von Datenpfaden
  • Logiksynthese
        Zweistufige und mehrstufige Logik-Minimierung
        Technologie-Abbildung der optimierten Gatternetzlistze
  • Physikalischen Entwurfsverfahren
        Partitionierungsalgorithmen, Simulated Annealing, Genetische Optimierung
        Floorplanning- und Plazierungsverfahren
        Globale und Detaillierte Verdrahtungsmechanismen
  • Rapid-Prototyping
        Emulation / Simulation, Technologien und konkrete Prototyping-Systeme,
        Anwendungsbeispiele

Übungen

Die begleitenden Übungen sollen das in den Vorlesungen erlernte Wissen fundieren. Ausgewählte Themen werden wiederholt, und anhand theoretischer und praktischer Beispiele lernen die Studierenden die Anwendung der Methoden für den modernen Systementwurf.