Hardware-Synthese und -Optimierung
| Typ: | Vorlesung (V) | ||
|---|---|---|---|
| Lehrstuhl: | Fakultät f. Elektrotechnik und Informationstechnik | ||
| Semester: | SS 2013 | ||
| Zeit: | 16.04.2013 09:45-11:15 30.10 NTI 18.04.2013 14:00-15:30 30.33 MTI 23.04.2013 09:45-11:15 30.10 NTI 25.04.2013 14:00-15:30 30.33 MTI 30.04.2013 09:45-11:15 30.10 NTI 02.05.2013 14:00-15:30 30.33 MTI 07.05.2013 09:45-11:15 30.10 NTI 14.05.2013 09:45-11:15 30.10 NTI 16.05.2013 14:00-15:30 30.33 MTI 21.05.2013 09:45-11:15 30.10 NTI 23.05.2013 14:00-15:30 30.33 MTI 28.05.2013 09:45-11:15 30.10 NTI 04.06.2013 09:45-11:15 30.10 NTI 06.06.2013 14:00-15:30 30.33 MTI 11.06.2013 09:45-11:15 30.10 NTI 13.06.2013 14:00-15:30 30.33 MTI 18.06.2013 09:45-11:15 30.10 NTI 20.06.2013 14:00-15:30 30.33 MTI 25.06.2013 09:45-11:15 30.10 NTI 27.06.2013 14:00-15:30 30.33 MTI 02.07.2013 09:45-11:15 30.10 NTI 04.07.2013 14:00-15:30 30.33 MTI 09.07.2013 09:45-11:15 30.10 NTI 11.07.2013 14:00-15:30 30.33 MTI 16.07.2013 09:45-11:15 30.10 NTI 18.07.2013 14:00-15:30 30.33 MTI |
||
| Dozent: | Prof.Dr.Ing. Jürgen Becker | ||
| SWS: | 3 | ||
| ECTS: | 6 | ||
| LVNr.: | 23619 | ||
| Hinweis: | Unterlagen:
|
||
Hardware-Synthese und -Optimierung
Voraussetzungen
Grundlagen des Entwurfs digitaler Systeme (z.B. Lehrveranstaltung Nr. 23605).
Ziele
Die Vorlesung soll die Fähigkeiten zum Entwurf optimierter elektronischer Systeme vermitteln.
Inhalte
In dieser Vorlesung werden grundlegende sowie fortgeschrittene algorithmische Verfahren vorgestellt, welche bei der automatisierten Synthese mikroelektronischer Schaltungen in modernen CAD-Werkzeugen eingesetzt werden. Neben den theoretischen Erörterungen werden mit Hilfe zahlreicher Beispiele die verschiedenen Methoden vertieft und ein Bezug zur praktischen Anwendung hergestellt. Hierbei wird das Spektrum der System- und Schaltungsrealisierung, ausgehend von der Verhaltensbeschreibung in einer Hardwarebeschreibungssprache, bis zur Synthese / Optimierung der Gatter-Netzliste und der Generierung des physika-lischen Layouts in heutiger Standardzellen-Technologie behandelt. Die vorgestellten Verfahren gliedern sich in die High-Level-Synthese, die Register-Transfer-Synthese, die Logik-Synthese, sowie in den physikalischen Entwurf auf.
Im einzelnen werden folgende Themenkomplexe behandelt:
- Entwurfsablauf beim rechnergestützten Entwurf
- Relevante Graphen-Algorithmen und Komplexität
- Verschiedene Entwurfsmethoden
für Gatearrays, Standardzellen, Makrozellen, Rekonfigurierbare Hardware - High-Level-Synthese
Schedulingverfahren, Algorithmen für Allokation/Binding - Register-Transfer-Synthese
Optimierung von Controllern, Retiming von Datenpfaden - Logiksynthese
Zweistufige und mehrstufige Logik-Minimierung
Technologie-Abbildung der optimierten Gatternetzlistze - Physikalischen Entwurfsverfahren
Partitionierungsalgorithmen, Simulated Annealing, Genetische Optimierung
Floorplanning- und Plazierungsverfahren
Globale und Detaillierte Verdrahtungsmechanismen - Rapid-Prototyping
Emulation / Simulation, Technologien und konkrete Prototyping-Systeme,
Anwendungsbeispiele
Übungen
Die begleitenden Übungen sollen das in den Vorlesungen erlernte Wissen fundieren. Ausgewählte Themen werden wiederholt, und anhand theoretischer und praktischer Beispiele lernen die Studierenden die Anwendung der Methoden für den modernen Systementwurf.

