Praktikum System-on-Chip
| Typ: | Praktikum (P) | ||
|---|---|---|---|
| Lehrstuhl: | Fakultät für Elektrotechnik und Informationstechnik | ||
| Semester: | WS 12/13 | ||
| Dozent: | |||
| SWS: | 4 | ||
| ECTS: | 6 | ||
| LVNr.: | 23612 | ||
| Hinweis: | Das Praktikum erfolgt im Rahmen einer Blockveranstaltung, welches in der vorlesungsfreien Zeit angeboten wird. Die Veranstaltung dauert drei Wochen - 12 Versuchstage. Der kommende Termin wird zu gegebener Zeit hier bekannt gegeben. Die Anmeldung ist dann freigeschaltet und erfolgt über ILIAS. Die Vorbesprechung findet einige Wochen vor Laborbeginn im Seminarraum am ITIV (Geb. 30.10, Raum 339) statt. Dabei wird ein kurzer Abriss über die 3 verschiedenen Blöcke des Labors gegeben, als auch weiteres Organisatorisches geklärt. Weitere Materialien sind auf ILIAS erhältlich. |
||
ITIV, IMS Blockpraktikum 3 Wochen
Praktikum System-on-Chip
Aktuelles
Die Anmeldung sowie der Download weiterer Unterlagen erfolgt auf der Plattform ILIAS. Die Vorbesprechung zum Praktikum findet am 26.08.2013 von 14:00 - 15:00 Uhr im Seminarraum 339 des ITIV statt.
Voraussetzungen
Kenntnisse im Entwurf analoger und digitaler höchstintegrierter Schaltungen,
z.B. Lehrveranstaltungen KHS, DAS, HMS, HSC, PEA
Ziele
Erwerben von Kenntnissen aus den Bereichen der Systemmodelierung, -simulation und -verifikation basierend auf Digital- und Analog-Designs; Erlernen des Umgangs mit state-of-the-art Simulations-, Synthese- und Layout-Tools
Inhalte
Im Praktikum System-on-Chip soll ein vollwertige Hardwarearchitektur zur Widergabe eine OGG-Vorbis codierten Audiostreams auf Basis eines System-On-Chip entwickelt werden. Das System-on-Chip umfasst dabei sowohl einen digitalen Teil, als auch einen analogen Teil. Der digitale Entwurfprozess wird dabei im Top-Down-Verfahren realisiert, der analoge Designteil hingegen im Bottom-Up-Verfahren.
Der Entwurf der beiden Teilsysteme umfasst dabei das Erstellen notwendiger Teilkomponenten sowie die Simulation und Verifikation der individuellen Komponenten des Gesamtsystems anhand von Testbenches. Im Rahmen der Synthese soll zum einen der Digitalteil auf einen Xilinx FPGA abgebildet werden. Zusammen mit den auf dem Rapid-Prototyping-Board enthaltenen analogen Komponenten besteht somit für die Studenten die Möglichkeit, ein real lauffähiges System während des Praktikums zu realsieren. Der Schwerpunkt des Syntheseabschnitts stellt jedoch die Realisierung des eigentlichen SoC dar. Hierzu soll der Digitalteil zunächst auf ein Standardzellen-Design synthetisiert und die so generierte Gatter-Netzliste in ein physikalisches Layout überführt werden. Im letzten Schritt erfolgt schließlich die Anbindung des zuvor im Bottom-Up Verfahren erstellten Analogteils an den Digitalteil des SoC.
