english  | Home | Impressum | Datenschutz | KIT

Entwicklung eines konfigurierbaren Zugriffsschutzmoduls für FPGA-Komponenten

Entwicklung eines konfigurierbaren Zugriffsschutzmoduls für FPGA-Komponenten
Typ:Masterarbeit
Betreuer:

Tobias Dörr, M.Sc.

Entwicklung eines konfigurierbaren Zugriffsschutzmoduls für FPGA-Komponenten

Umfeld

Eingebettete elektronische Systeme, wie sie zum Beispiel im Bereich des autonomen Fahrens zum Einsatz kommen, zeichnen sich durch den Einsatz immer leistungsfähigerer Hardwareplattformen aus. Hierbei handelt es sich zunehmend um System-on-Chips aus einer Vielzahl unterschiedlicher Komponenten. Diese ermöglichen die Integration verschiedener Anwendungen auf einem Chip. Im sicherheitskritischen Umfeld stellt die Komplexität dieser Plattformen jedoch eine massive Herausforderung dar. Dies gilt insbesondere dann, wenn die integrierten Anwendungen verschiedene Kritikalitäten besitzen (siehe Abbildung 1) und sichergestellt sein muss, dass der Ausfall einer weniger kritischen Anwendung sich nicht unzulässig auf eine kritischere Anwendung auswirkt.

Abbildung 1: Integration verschiedener Anwendungen auf einem heterogenen MPSoC

Aufgabenstellung

Gegenstand dieser Arbeit sind heterogene MPSoCs (wie der Zynq UltraScale+ MPSoC von Xilinx), die zusätzlich zu festverdrahteten Komponenten wie Prozessoren auch über programmierbare Logikbausteine (im Sinne eines FPGAs) verfügen. Um die Isolation zwischen den hartverdrahteten Komponenten zu ermöglichen, verfügen solche Plattformen häufig über dedizierte Zugriffsschutzmodule. Aufgrund der Flexibilität von programmierbaren Logikbausteinen ist der Schutz der Hardware, die in diesen realisiert wird, oft schwierig und erfordert Individuallösungen. Um dieses Problem zu lösen, soll im Rahmen der Arbeit ein Konzept für einen dynamischen Zugriffsschutz auf FPGAs entwickelt werden. Eine entsprechende Implementierung dieses Konzepts soll anschließend in VHDL oder Verilog durchgeführt und hinsichtlich verschiedener Metriken (wie dem Ressourcenbedarf oder der hervorgerufenen Latenz) evaluiert werden.

Voraussetzungen

Kenntnisse in der RTL-Synthese mit VHDL oder Verilog sowie grundlegende Programmierkenntnisse in C sind notwendig. Ideal wären darüber hinaus Erfahrungen im Umgang mit modernen SoCs und der Verwendung von AXI-Protokollen.