english  | Home | Impressum | KIT

Verbesserung der Echtzeitfähigkeit einer existierenden Many-Core Prozessorarchitektur auf FPGA-Basis

Verbesserung der Echtzeitfähigkeit einer existierenden Many-Core Prozessorarchitektur auf FPGA-Basis
Typ:Bachelor-/ Masterarbeit
Datum:offen (zu vergeben)
Betreuer:

M. Sc. Simon Reder
Dipl.-Inform. Leonard Masing

Verbesserung der Echtzeitfähigkeit einer existierenden Many-Core Prozessorarchitektur auf FPGA-Basis

Umfeld:

Digitale Mikroprozessoren sind heute im täglichen Leben allgegenwärtig, unter anderem auch in sicherheitskritischen Bereichen wie z.B. bei Sicherheitsfunktionen im Automobil (Airbag, ESP, etc.). In solchen Anwendungsbereichen ist es von entscheidender Bedeutung, dass sowohl die Hardware als auch die Software echtzeitfähig sind. Echtzeitfähigkeit bedeutet dabei, dass der Prozessor bzw. die Software in jeder denkbaren Situation garantiert innerhalb eines vorgegebenen Zeitlimits auf bestimmte Ereignisse reagiert.
Diese Anforderung lässt sich nur einhalten, wenn die verwendete Prozessorarchitektur vorhersagbar ist. Das bedeutet konkret, dass man für ein gegebenes Programm nach oben abschätzen kann, wie lange dessen Ausführung auf dem Prozessor maximal (d.h. im Worst-Case) dauert. Für einen Single-Core Prozessoren kann dies durch Verzicht auf schlecht vorhersagbare Laufzeit-Optimierungen wie beispielsweise Out-of-Order Pipelines relativ gut erreicht werden. Sobald jedoch mehrere Prozessorkerne zum Einsatz kommen, wird eine effiziente Realisierung ungleich schwieriger und es werden meist speziell dafür entwickelte Hardwarearchitekturen benötigt.

 

Aufgabe:

Im Rahmen dieser Arbeit soll eine bestehende Many-Core Architektur angepasst werden, um sie besser vorhersagbar zu machen. Hierzu sollen mögliche Optimierungen an existierenden Hardwarekomponenten zur Verbesserung der Echtzeitfähigkeit identifiziert und konzipiert werden. Darauf aufbauend sollen die erarbeiteten Konzepte bewertet und in einer Hardwarebeschreibungssprache prototypisch auf einem FPGA-System implementiert werden. Die genaue Ausgestaltung der Arbeit wird nach Rücksprache mit dem Betreuer individuell festgelegt. 

 

Voraussetzungen:

  • Gute Kenntnisse in Hardwarebeschreibungssprachen wie VHDL oder Verilog
  • Erfahrungen mit dem Hardwareentwurf und den Entwurfstools für Xilinx-FPGAs sind von Vorteil
  • Motivation und Interesse am selbstständigen Lösen von Problemen im technischen Umfeld