english  | Home | Impressum | Datenschutz | KIT

Entwicklung eines Konzepts zur Hardwarebeschleunigung von Simulationen digitaler HW/SW-Systeme auf FPGAs

Entwicklung eines Konzepts zur Hardwarebeschleunigung von Simulationen digitaler HW/SW-Systeme auf FPGAs
Forschungsthema:Manycore CPUs, Parallele Simulation, Hardwarenahe Programmierung
Typ:Master-/ Bachelorarbeit
Datum:vergeben
Betreuer:

M. Sc. Simon Reder

Entwicklung eines Konzepts zur Hardwarebeschleunigung von Simulationen digitaler HW/SW-Systeme auf FPGAs

Umfeld:

Bei der Spezifikation, dem Debugging und der Verifikation digitaler Hardware/Software-Systeme spielen Simulations-Tools heute eine wichtige Rolle. Da die Simulation komplexer Systeme z.T. sehr lange Rechenzeiten mit sich bringt, werden die Simulations-Tools häufig zum Flaschenhals bei der Systementwicklung. Daher ist es notwendig die Simulations-Tools auf kürzere Laufzeiten hin zu optimieren. Ein möglicher Lösungsansatz besteht darin, die Laufzeit von Simulationen auf herkömmlichen Prozessorkernen durch den Einsatz von Hardwarebeschleunigern (z.B. auf Basis von FPGAs) zu verringern. Ein solcher Ansatz bietet sich vor allem bei High-Level-Simulationen an, bei denen das simulierte System aufgrund des hohen Abstraktionsgrades nicht direkt als Prototyp auf FPGAs realisiert werden kann. 

 

Aufgabe:

 Im Rahmen dieser Arbeit soll ein Konzept zur Hardwarebeschleunigung von Simulationen digitaler Hardware/Software-Systeme entwickelt werden. Das Konzept soll prototypisch auf einem FPGA implementiert und experimentell bewertet werden. Eine mögliche Plattform für die prototypische Umsetzung ist ein Xilinx Zynq System on Chip (SoC), welches FPGA-Blöcke und mehrere ARM Cortex Prozessorkerne auf einem Chip integriert.

 

Voraussetzungen:

  • Programmierkenntnisse in C/C++
  • Grundlegende Kenntnisse in Hardwarebeschreibungssprachen (z.B. VHDL)
  • Praktische Erfahrungen mit FPGAs sind von Vorteil
  • Motivation und Interesse am selbstständigen Lösen von Problemen im technischen Umfeld