Umfeld / Aufgabe:

In den letzten Jahrzehnten wurde die Leistung von Prozessoren meist durch die Erhöhung der Taktfrequenzen und durch verbesserte Mikroarchitekturen vergrößert. Seit einigen Jahren zeichnet sich aber eine andere Entwicklung ab. Heute werden die größten Leistungssteigerungen durch die Integration mehrerer Prozessorkerne auf einem Chip erreicht. Die Mehrkernprozessoren von Intel und AMD sind hierfür das beste Beispiel. Es wird angenommen, dass diese Entwicklung weiter anhält und dass wir bald hunderte von Cores auf einem Chip integrieren können.
Aus dieser Entwicklung ergeben sich viele neue Herausforderungen in der Programmierung und im Entwurf solcher Systeme. Die Kommunikation in einem solchen Prozessorsystem der Zukunft ist dabei ein wesentlicher Aspekt. Schon in der Vergangenheit wurde die Kommunikation zwischen Prozessoren und Hauptspeicher oft als Flaschenhals identifiziert. Auch wenn es gelungen ist dieses Problem für aktuelle Systeme durch Caches und schnelle On-Chip-Busse zu lösen, wird dies für zukünftige Systeme nicht mehr ausreichend sein.
Da die Effizienz von Bussystemen mit der Anzahl der Teilnehmer (Cores) sinkt, ist dieser Ansatz für zukünftige Many-Core-Architekturen ungeeignet. Networks-on-Chip (NoCs) haben sich als der vielversprechendste Ansatz zur Lösung dieses Problems herausgestellt. Sie bieten die Möglichkeit der parallelen Kommunikation mehrerer Komponenten.
Ein NoC besteht aus einzelnen Routern, welche über die sogenannten Ports und Links miteinander verbunden werden. Zusätzliche Ports an den Routern werden verwendet um Prozessorkerne und andere Komponenten (z.B. Speicher und Caches) anzubinden.
Wir sind dabei ein intelligentes Network-on-Chip zu entwickeln, dass es den Prozessorkernen einer Many-Core-Architektur ermöglichen soll mit einer hohen Bandbreite untereinander und mit dem Hauptspeicher zu kommunizieren.
Im Rahmen dieses Projekts wurde ein Simulator eines solchen NoCs entwickelt, der noch erweitert werden muss. Desweiteren wird eine Hardwareimplementierung des NoCs realisiert. Dabei ergeben sich viele spannende Themen für Bachelor-, Master-, Studien- und Diplomarbeiten. Kommen Sie doch einfach zu einem Gespräch bei mir vorbei und ich stelle Ihnen gerne ein Thema nach Ihren Interessen und Fähigkeiten zusammen.

Voraussetzungen:

Vorkenntnisse in VHDL oder Verilog, sowie C++, sind wünschenswert, jedoch keine zwingende Voraussetzung.
Die Thematik richtet sich nicht nur an E-Technik-Studenten, sondern auch gerne an Studierende der Informatik!