Umfeld

Aufgrund großer Fortschritte im Bereich der eingebetteten Systeme in den vergangenen Jahren ist es möglich, immer mehr Funktionalität auf einem einzigen Chip zu integrieren. Im Zusammenhang mit dieser Entwicklung können zwei Dinge beobachtet werden: (1) Schrumpfende VLSI Strukturgrößen in Kombination mit dem System-on-Chip Paradigma sind eine Schlüsseleigenschaft für energieeffiziente Einzelchip-Lösungen. (2) Viele der heutzutage neu entwickelten Funktionen basieren auf der Fähigkeit einzelner Embedded-Devices miteinander kommunizieren zu können. Ein klassisches Beispiel sind Sensor/Aktor Netzwerke, die aus einer großen Anzahl eingebetteter Sensorknoten bestehen. Jeder der Knoten kann dabei ein Systen-on-Chip von intrinsischer Komplexität sein. Zur Entwufsraumexploration und Entwicklung solch komplexer Hw/Sw Systeme hat sich das sogenannte Hw/Sw Co-Design etabliert. Dabei wird eine Partitionierung des zu entwerfenden Systems in Hw und Sw Bestandteile vorgenommen. Einzelne Module und Komponenten des Systems werden dann mit Hilfe einer Systembeschreibungssprache wie SystemC simuliert und schrittweise verfeinert und optimiert. Für kommunikationszentrierte Systeme wie Sensor/Aktor-Knoten reicht eine alleinige Simulation eines einzelnen Knotens nicht mehr aus, um eine vollständige Exploration des Entwurfsraums vornehmen zu können. Ein oder mehrere Knoten müssen vielmehr in eine virtuelle Umgebung eingebettet werden, die es erlaubt, unterschiedliche Eingangsparameter zu generieren und dabei die Antwort der Systeme zu beobachten und zugleich zu evaluieren, ob die Systeme Anforderungen wie beispielsweise Energieeffizienz im gesamten Netzwerk genügen. Im Falle von drahtlos vernetzten eingebetteten Systemen spielt daher die parallele Simulation mehrere Knoten sowie die Simulation des Kommunikationskanals eine dominante Rolle.

Aufgabe

Im Rahmen dieser Arbeit soll eine schon bestehende HLA-basierte Simulationsumgebung zur Co-Simulation von mehreren SystemC Modellen mit einem Netzwerksimulator (OMNET++) hinsichtlich eines FPGA-basierten Hardwareemulators zur beschleunigten Ausführung von RTL Modellen erweitert werden. Dies beinhaltet die Konzeptionierung und den Entwurf eines entsprechenden Hardware-Frameworks, die Integration des Frameworks in die HLA-basierte Simulationsplattform sowie eine Performanzanalyse anhand geeigneter Beispielmodelle.

Art

DA / MA

Voraussetzungen

Motivation und Interesse, selbstständige Arbeitsweise, Kenntnisse in VHDL und FPG-Design sowie C/C++

Betreuer

Dipl.-Ing. Christoph Roth