english  | Home | Impressum | KIT
Becker

Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Institutsleiter (Sprecher)
Raum: 324
Tel.: +49 721 608-42502
Fax: +49 721 608-42925
beckerHyc7∂kit edu

Engesserstr. 5

76131 Karlsruhe



Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 400 Veröffentlichungen (und mehr als 30 Patenten) mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker war von 2012 bis 2014 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).
2013 hat Prof. Becker die Ehrendoktorwürde (Dr. h. c.) der Technischen und Wirtschaftswissenschaftlichen Universität (TWU) Budapest erhalten.

 

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

  • System-on-Chip (SoC), Network-on-Chip (NoC)
  • Hardware Software Codesign
  • Multi-Core Prozessorarchitekturen
  • Dynamisch Rekonfigurierbare Systeme
    • Hardwarearchitekturen und Akzeleratoren
    • Dynamisch partielle Rekonfigurationstechniken
  • Hardware Synthesemethoden und Multi-Domain Modellierungs- & Simulationsverfahren
  • Cyber-Physical Systems (CPS)

     

    Lehre

     

    Aktivitäten

     

    Konferenzen


    • FPL (International Conference on Field-Programmable Logic and Applications)
    • RAW (Reconfigurable Architecture Workshop)
    • ARC (International Symposium on Applied Reconfigurable Computing)
    • ISVLSI (IEEE Computer Society Annual Symposium on VLSI)
    • IEEE SOCC (IEEE International System-on-Chip Conference)
    • PATMOS (International Workshop on Power And Timing Modeling, Optimization and Simulation)

     

    Projekte

     

    Projekt ARAMiS II

    Zukünftige sicherheitskritische Anwendungen in der Automobil- und Luftfahrt-Industrie, aber auch das Zukunftsthema Industrie 4.0 zeigen einen deutlich steigenden Bedarf an digitaler Rechenleistung.
    Diesem Bedarf entspricht, dass auch die Prozessoren von eingebetteten Systemen in nächster Zeit auf Multicore-Technologie basieren werden, die in anderen Anwendungsgebieten wie PCs, Tablets und Smartphones längst erfolgreich verwendet werden.
    (https://www.itiv.kit.edu/5158.php
     

    Projekt ARAMiS

    ARAMiS (Automotive, Railway and Avionics Multicore Systems) hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen.
    (https://www.itiv.kit.edu/4835.php)

     

    Projekt ARGO

    Verbesserung der Leistung und Reduktion der Kosten, ohne dabei die funktionalen Sicherheit zu beeinflussen, sind die wichtigsten Anforderungen für eingebettete elektronische Systeme zum Beispiel in der Luft- und Raumfahrttechnologie, der Automatisierungstechnik und der Automobilindustrie.
    (https://www.itiv.kit.edu/4833.php)

     

    Projekt InvasIC

    Unter dem Begriff Invasives Rechnen wird ein völlig neues Paradigma für den Entwurf und die Programmierung zukünftiger paralleler Rechensysteme erforscht. Die Grundidee besteht darin, parallelen Programmen die Fähigkeit zu verleihen, in einer als Invasion bezeichneten Phase ressourcengewahr Berechnungen auf eine Menge aktuell verfügbarer Ressourcen zu verteilen, und nach paralleler Abarbeitung diese in einer als Rückzug bezeichneten Phase wieder frei zu geben.
    (https://www.itiv.kit.edu/4837.php)

     

     

    Innovation:

     

     

    emmtrix Technologies GmbH
    Die emmtrix Technologies GmbH ist ein Spin-Off des Instituts für Informationsverarbeitung (ITIV) am Karlsruher Institut für Technologie (KIT). Das Unternehmen entwickelt Softwarewerkzeuge, welche die Programmierung von Mehrkernprozessoren in eingebetteten Systemen (z.B. Fahrassistenzsysteme) signifikant vereinfacht und optimiert.
    (www.emmtrix.com)

     

     

     

    

    24 Veröffentlichungen im Jahr 2016


    10 Journals & Bücher
    • H. Bucher, F. Buciuman, A. Klimm, O. Sander, J. Becker
      A V2X Message Evaluation Methodology and Cross-Domain Modelling of Safety Applications in V2X-enabled E/E-Architectures
      In EAI Endorsed Transactions on Security and Safety, Band 3, 2016

    • O. Sander, F. Bapp, T. Sandmann, L. Dieudonne, J. Becker
      The promised future of multi-core processors in avionics systems
      In CEAS Aeronautical Journal, 2016

    • C. Tradowsky, E. Cordero, C. Orsinger, M. Vesper, J. Becker
      Adaptive Cache Structures
      In Architecture of Computing Systems -- ARCS 2016: 29th International Conference, Nuremberg, Germany, April 4-7, 2016, Proceedings, S. 87--99, 2016

    • T. Nürnberg, T. Beuth, J. Becker, F. Puente Léon
      An Introductory Microcontroller Programming Laboratory Course for First-year Students
      In International Journal of Electrical Engineering Education, Band 53, S. 99-113, 2016

    • F. Bapp, O. Sander, T. Sandmann, H. Stoll, J. Becker
      Programmable Logic as Device Virtualization Layer in Heterogeneous Multicore Architectures
      In Applied Reconfigurable Computing: 12th International Symposium, ARC 2016 Mangaratiba, RJ, Brazil, March 22--24, 2016, Band 9625, S. 273-286, 2016

    • S. Friederich, N. Lehmann, J. Becker
      Adaptive Bandwidth Router for 3D Network-on-Chips
      In Applied Reconfigurable Computing, S. 352 -360, 2016

    • C. Tradowsky, E. Cordero, C. Orsinger, M. Vesper, J. Becker
      A Dynamic Cache Architecture for Efficient Memory Resource Allocation in Many-Core Systems
      In Applied Reconfigurable Computing: 12th International Symposium, ARC 2016 Mangaratiba, RJ, Brazil, March 22--24, 2016 Proceedings, S. 343--351, 2016

    • C. Tradowsky, T. Harbaum, L. Masing, J. Becker
      A Novel ADL-based Approach to Design Adaptive Application-Specific Processors
      In Best of ISVLSI, 2016

    • V. Lari, A. Weichslgartner, A. Tanase, M. Witterauf, F. Khosravi, J. Teich, J. Becker, J. Heisswolf, S. Friederich
      Providing Fault Tolerance Through Invasive Computing
      In it - Information Technology, 2016

    • S. Werner, A. Lauber, M. Koedam, J. Becker, E. Sax, K. Goossens
      Cloud-based Design and Virtual Prototyping Environment for Embedded Systems
      In International Journal of Online Engineering (iJOE), S. 52-60, 2016

    14 Konferenz- & Workshop-Beiträge
    • P. Pande, J. Becker
      Tutorial 3A: Bringing cores closer together: The wireless revolution in on-chip communication
      In 2016 29th IEEE International System-on-Chip Conference (SOCC), S. 1-2, 2016

    • J. Becker
      Application specific SoC designs
      In 2016 29th IEEE International System-on-Chip Conference (SOCC), S. 1-1, 2016

    • J. Becker
      SoC design methods and algorithms II
      In 2016 29th IEEE International System-on-Chip Conference (SOCC), S. 1-1, 2016

    • M. Chrzanowska-Jeske, J. Becker
      Tutorial 2A: 3D integration - challenges and advantages
      In 2016 29th IEEE International System-on-Chip Conference (SOCC), S. 1-3, 2016

    • S. Friederich, M. Neber, J. Becker
      Power Management Controller for Online Power Saving in Network-on-Chips
      In International Symposium on Embedded Multicore/Manycore SoCs (MCSoC), Band 10, 2016

    • L. Meder, D. Emschermann, J. Frühauf, W. F. J. Müller, J. Becker
      A timing synchronizer system for beam test setups requiring galvanic isolation
      In 2016 IEEE-NPSS Real Time Conference (RT), S. 1-3, 2016

    • S. Figuli, A. Sonnino, P. Figuli, J. Becker
      A Variable FPGA Based Generic QAM Transmitter with Scalable Mixed Time and Frequency Domain Signal Processing
      In 39th International Conference on Telecommunications and Signal Processing, 2016

    • T. Harbaum, M. Seboui, M. Balzer, J. Becker, M. Weber
      A Content Adapted FPGA Memory Architecture with Pattern Recognition Capability for L1 Track Triggering in the LHC Environment (HiPEAC Paper Award)
      In IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM), 2016

    • F. Pistorius, A. Lauber, J. Pfau, A. Klimm, J. Becker
      Development of a latency optimized communication device for WAVE and SAE based V2X-Applications
      In SAE 2016 World Congress and Exhibition, 2016

    • S. Werner, A. Lauber, J. Becker, E. Sax
      Cloud-based remote virtual prototyping platform for embedded control applications: Cloud-based infrastructure for large-scale embedded hardware-related programming laboratories (Global Online Laboratory Consortium (GOLC) Award in Category "Simulation")
      In International Conference on Remote Engineering and Virtual Instrumentation (REV), S. 168-175, 2016

    • CBM Collaboration, L. Meder, S. Baehr, S. Figuli, J. Becker
      Challenges in QCD matter physics - The Compressed Baryonic Matter experiment at FAIR
      In https://arxiv.org/abs/1607.01487, 2016

    • S. Baehr, S. Neuhaus, S. Skambraks, C. Kiesling, J. Becker
      A Neural Network on FPGAs for the z-Vertex Track Trigger in Belle II
      In Topical Workshop on Electronics for Particle Physics (TWEPP) 2016, 2016

    • E. Sotiriou-Xanthopoulos, L. Masing, K. Siozos, G. Economakos, D. Soudris, J. Becker
      An OpenCL-based Framework for Rapid Virtual Prototyping of Heterogeneous Architectures
      In Virtual Prototyping of Parallel and Embedded Systems (VIPES), 2016

    • J. Heisswolf, S. Friederich, L. Masing, A. Weichslgartner, A. Zaib, C. Stein, M. Duden, J. Teich, A. Herkersdorf, J. Becker
      A Novel NoC-Architecture for Fault Tolerance and Power Saving
      In Proceedings of the second International Workshop on Multi-Objective Many-Core Design (MOMAC) in conjunction with International Conference on Architecture of Computing Systems (ARCS), 2016

    Veröffentlichungen nach Jahren auflisten
    Aktuelle 2017 2016 2015 2014 2013 2012 2011 2010 2009 2008 2007 2006 2005 2004 2003 2002 2001 2000 1999 1998 1997 1996 1995