english  | Home | Impressum | KIT
Becker

Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Institutsleiter (Sprecher)
Raum: 324
Tel.: +49 721 608-42502
Fax: +49 721 608-42925
beckerNbb3∂kit edu

Engesserstr. 5

76131 Karlsruhe



Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 400 Veröffentlichungen (und mehr als 30 Patenten) mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker war von 2012 bis 2014 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).
2013 hat Prof. Becker die Ehrendoktorwürde (Dr. h. c.) der Technischen und Wirtschaftswissenschaftlichen Universität (TWU) Budapest erhalten.

 

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

  • System-on-Chip (SoC), Network-on-Chip (NoC)
  • Hardware Software Codesign
  • Multi-Core Prozessorarchitekturen
  • Dynamisch Rekonfigurierbare Systeme
    • Hardwarearchitekturen und Akzeleratoren
    • Dynamisch partielle Rekonfigurationstechniken
  • Hardware Synthesemethoden und Multi-Domain Modellierungs- & Simulationsverfahren
  • Cyber-Physical Systems (CPS)

     

    Lehre

     

    Aktivitäten

     

    Konferenzen


    • FPL (International Conference on Field-Programmable Logic and Applications)
    • RAW (Reconfigurable Architecture Workshop)
    • ARC (International Symposium on Applied Reconfigurable Computing)
    • ISVLSI (IEEE Computer Society Annual Symposium on VLSI)
    • IEEE SOCC (IEEE International System-on-Chip Conference)
    • PATMOS (International Workshop on Power And Timing Modeling, Optimization and Simulation)

     

    Projekte

     

    Projekt ARAMiS II

    Zukünftige sicherheitskritische Anwendungen in der Automobil- und Luftfahrt-Industrie, aber auch das Zukunftsthema Industrie 4.0 zeigen einen deutlich steigenden Bedarf an digitaler Rechenleistung.
    Diesem Bedarf entspricht, dass auch die Prozessoren von eingebetteten Systemen in nächster Zeit auf Multicore-Technologie basieren werden, die in anderen Anwendungsgebieten wie PCs, Tablets und Smartphones längst erfolgreich verwendet werden.
    (https://www.itiv.kit.edu/5158.php
     

    Projekt ARAMiS

    ARAMiS (Automotive, Railway and Avionics Multicore Systems) hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen.
    (https://www.itiv.kit.edu/4835.php)

     

    Projekt ARGO

    Verbesserung der Leistung und Reduktion der Kosten, ohne dabei die funktionalen Sicherheit zu beeinflussen, sind die wichtigsten Anforderungen für eingebettete elektronische Systeme zum Beispiel in der Luft- und Raumfahrttechnologie, der Automatisierungstechnik und der Automobilindustrie.
    (https://www.itiv.kit.edu/4833.php)

     

    Projekt InvasIC

    Unter dem Begriff Invasives Rechnen wird ein völlig neues Paradigma für den Entwurf und die Programmierung zukünftiger paralleler Rechensysteme erforscht. Die Grundidee besteht darin, parallelen Programmen die Fähigkeit zu verleihen, in einer als Invasion bezeichneten Phase ressourcengewahr Berechnungen auf eine Menge aktuell verfügbarer Ressourcen zu verteilen, und nach paralleler Abarbeitung diese in einer als Rückzug bezeichneten Phase wieder frei zu geben.
    (https://www.itiv.kit.edu/4837.php)

     

     

    Innovation:

     

     

    emmtrix Technologies GmbH
    Die emmtrix Technologies GmbH ist ein Spin-Off des Instituts für Informationsverarbeitung (ITIV) am Karlsruher Institut für Technologie (KIT). Das Unternehmen entwickelt Softwarewerkzeuge, welche die Programmierung von Mehrkernprozessoren in eingebetteten Systemen (z.B. Fahrassistenzsysteme) signifikant vereinfacht und optimiert.
    (www.emmtrix.com)

     

     

     

    

    29 Veröffentlichungen im Jahr 2015


    5 Journals & Bücher
    • P. Figuli, C. Tradowsky, J. A. Lucio Martinez, H. Sidiropoulos, K. Siozos, H. Stenschke, D. Soudris, J. Becker
      A Novel Concept for Adaptive Signal Processing on Reconfigurable Hardware
      In Applied Reconfigurable Computing, Band 9040, S. 311-320, 2015

    • K. Siozos, P. Figuli, H. Sidiropoulos, C. Tradowsky, K. Maragos, G. Shalina, D. Soudris, J. Becker
      TEAChER: TEach AdvanCEd Reconfigurable Architectures and Tools (Nominated as Best Paper Candidate)
      In Applied Reconfigurable Computing, Band 9040, S. 103-114, 2015

    • S. Reder, C. Roth, H. Bucher, O. Sander, J. Becker
      Adaptive algorithm and tool flow for accelerating SystemC on many-core architectures
      In Microprocessors and Microsystems, 2015

    • M. Birk, E. Kretzek, P. Figuli, M. Weber, J. Becker, N. Ruiter
      High-Speed Medical Imaging in 3D Ultrasound Computer Tomography
      In Parallel and Distributed Systems, IEEE Transactions on, 2015

    • J. L. Soncco-Alvarez, G. Almeida, J. Becker, M. Ayala-Rincon
      Parallelization of genetic algorithms for sorting permutations by reversals over biological data
      In International Journal of Hybrid Intelligent Systems, Band Volume 12, S. 53-64, 2015

    24 Konferenz- & Workshop-Beiträge
    • F. Hartmann, F. Pistorius, A. Lauber, K. Hildenbrand, W. Stork, J. Becker
      Design of an Embedded UWB Hardware Platform for Navigation in GPS Denied Environments
      In 22nd IEEE Symposium on Communications and Vehicular Technology in the Benelux (SCVT), 2015

    • A. V. Brito, H. Bucher, H. Oliveira, L. F. Costa, O. Sander, E. U. K. Melcher, J. Becker
      A Distributed Simulation Platform using HLA for Complex Embedded Systems Design
      In Proceedings of the 19th IEEE/ACM International Symposium on Distributed Simulation and Real Time Applications (DS-RT), S. 195 - 202, 2015

    • H. Bucher, A. Klimm, O. Sander, J. Becker
      Power Estimation of an ECDSA Core applied in V2X Scenarios using Heterogeneous Distributed Simulation
      In Proceedings of the 19th IEEE/ACM International Symposium on Distributed Simulation and Real Time Applications (DS-RT), S. 187 - 194, 2015

    • S. Werner, B. Stiehle, J. Becker
      Evaluation of analog and digital signal processing on PSoC architecture with DCT as use case: Comparison of an analog and software based implementation of the digital cosine transform on a Programmable System on Chip
      In Design and Architectures for Signal and Image Processing (DASIP), 2015 Conference on, S. 1-6, 2015

    • S. Werner, B. Stiehle, J. Becker
      Evaluation of analog and digital signal processing on PSoC architecture with DCT as use case
      In Conference on Design and Architectures for Signal and Image Processing (DASIP), 2015

    • S. Werner, L. Masing, F. Lesniak, J. Becker
      Software-in-the-Loop Simulation of Embedded Control Applications based on Virtual Platforms
      In Field Programmable Logic and Applications (FPL), 2015 International Conference on, 2015

    • M. Dreschmann, J. Heisswolf, M. Geiger, J. Becker, M. Haussecker
      A framework for multi-FPGA interconnection using multi gigabit transceivers
      In 2015 28th Symposium on Integrated Circuits and Systems Design (SBCCI), S. 1-6, 2015

    • H. Bucher, F. Buciuman, A. Klimm, O. Sander, J. Becker
      A V2X Message Evaluation Methodology and Cross-Domain Modelling of Safety Applications in V2X-enabled E/E-Architectures
      In Proceedings of the 8th EAI International Conference on Simulation Tools and Techniques, S. 71-78, 2015

    • B. Janßen, F. Schwiegelshohn, M. Koedam, F. Duhem, L. Masing, S. Werner, C. Huriaux, A. Courtay, E. Wheatley, K. Goossens, F. Lemonnier, P. Millet, J. Becker, O. Sentieys, M. Huebner
      Designing Applications for Heterogeneous Many-Core Architectures with the FlexTiles Platform
      In International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS), 2015

    • E. Sotiriou-Xanthopoulos, G. Shalina, P. Figuli, K. Siozos, G. Economakos, J. Becker
      A Power Estimation Technique for Cycle-Accurate Higher-Abstraction SystemC-based CPU Models
      In International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation, 2015

    • D. V. Vu, O. Sander, T. Sandmann, J. Heidelberger, S. Baehr, J. Becker
      On-Demand Reconfiguration for Coprocessors in Mixed Criticality Multicore Systems
      In 7th International Workshop on Dependable Many-Core Computing (DMCC 2015), 2015

    • J. Heisswolf, A. Weichslgartner, A. Zaib, S. Friederich, L. Masing, M. Duden, R. Klöpfer, J. Teich, T. Wild, A. Herkersdorf, J. Becker
      Fault-tolerant Communication in Invasive Networks on Chip
      In Proceedings of the 2015 NASA/ESA Conference on Adaptive Hardware and Systems, 2015

    • L. Masing, S. Werner, J. Becker
      Virtual prototyping of heterogeneous dynamic platforms using Open Virtual Platforms
      In Industrial Embedded Systems (SIES), 2015 10th IEEE International Symposium on, 2015

    • J. Becker, K. Eguro, D. Goehringer, W. Luk, M. D. Santambrogio, R. Vaidyanathan, S. Wilton
      RAW Introduction and Committees
      In Parallel and Distributed Processing Symposium Workshop (IPDPSW), 2015 IEEE International, S. 68-69, 2015

    • F. Bapp, O. Sander, T. Sandmann, D. V. Vu, S. Baehr, J. Becker
      Adapting Commercial Off-The-Shelf Multicore Processors for Safety-Related Automotive Systems Using Online Monitoring
      In SAE 2015 World Congress and Exhibition, 2015

    • B. Baeuerle, A. Josten, F. Abrecht, E. Dornbierer, J. Boesser, M. Dreschmann, J. Becker, J. Leuthold, D. Hillerkuss
      Multiplier-free carrier-phase recovery for real-time receivers using processing in polar coordinates
      In Optical Fiber Communications Conference and Exhibition (OFC), 2015, S. 1-3, 2015

    • L. Meder, M. Dreschmann, O. Sander, J. Becker
      A signal distribution board for the timing and fast control master of the CBM experiment
      In Topical Workshop on Electronics for Particle Physics (TWEPP) 2015, Band 11, S. 9, 2015

    • G. Shalina, P. Figuli, J. Becker
      Parametric Design Space Exploration for Optimizing QAM Based High-speed Communication
      In IEEE/CIC International Conference on Communications in China, 2015

    • S. Baehr, O. Sander, M. Heck, M. Feindt, J. Becker
      A framework for porting the NeuroBayes machine learning algorithm to FPGAs
      In Topical Workshop on Electronics for Particle Physics (TWEPP) 2015, 2015

    • D. Adam, S. Tverdyshev, C. Rolfes, T. Sandmann, S. Baehr, O. Sander, J. Becker, U. Baumgarten
      Two Architecture Approaches for MILS Systems in Mobility Domains (Automobile, Railway and Avionik)
      In International Workshop on MILS: Architecture and Assurance for Secure Systems (MILS 2015), 2015

    • D. Reinhardt, D. Adam, E. Lubbers, R. Amarnath, R. Schneider, S. Gansel, S. Schnitzer, C. Herber, T. Sandmann, H. U. Michel, D. Kaule, D. Olkun, M. Rehm, J. Harnisch, A. Richter, S. Baehr, O. Sander, J. Becker, U. Baumgarten, H. Theiling
      Embedded Virtualization Approaches for Ensuring Safety and Security within E/E Automotive Systems
      In Embedded World Conference, 2015

    • S. Baehr, O. Sander, M. Heck, C. Pulvermacher, M. Feindt, J. Becker
      Online-Analysis of Hits in the Belle-II Pixeldetector for Separation of Slow Pions from Background
      In CHEP 2015 Computing in High Energy Physics Conference, 2015

    • A. Weichslgartner, J. Heisswolf, A. Zaib, T. Wild, A. Herkersdorf, J. Becker, J. Teich
      Position Paper: Towards Hardware-Assisted Decentralized Mapping of Applications for Heterogeneous NoC Architectures
      In Proceedings of the second International Workshop on Multi-Objective Many-Core Design (MOMAC) in conjunction with International Conference on Architecture of Computing Systems (ARCS), S. 1-4, 2015

    • A. Zaib, J. Heisswolf, A. Weichslgartner, T. Wild, J. Teich, J. Becker, A. Herkersdorf
      Network Interface with Task Spawning Support for NoC-based DSM Architectures
      In 28th GI/ITG International Conference on Architecture of Computing Systems (ARCS), 2015

    Veröffentlichungen nach Jahren auflisten
    Aktuelle 2017 2016 2015 2014 2013 2012 2011 2010 2009 2008 2007 2006 2005 2004 2003 2002 2001 2000 1999 1998 1997 1996 1995