english  | Home | Impressum | KIT
Becker

Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Institutsleiter (Sprecher)
Raum: 324
Tel.: +49 721 608-42502
Fax: +49 721 608-42925
beckerDec4∂kit edu

Engesserstr. 5

76131 Karlsruhe



Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 400 Veröffentlichungen (und mehr als 30 Patenten) mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker war von 2012 bis 2014 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).
2013 hat Prof. Becker die Ehrendoktorwürde (Dr. h. c.) der Technischen und Wirtschaftswissenschaftlichen Universität (TWU) Budapest erhalten.

 

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

  • System-on-Chip (SoC), Network-on-Chip (NoC)
  • Hardware Software Codesign
  • Multi-Core Prozessorarchitekturen
  • Dynamisch Rekonfigurierbare Systeme
    • Hardwarearchitekturen und Akzeleratoren
    • Dynamisch partielle Rekonfigurationstechniken
  • Hardware Synthesemethoden und Multi-Domain Modellierungs- & Simulationsverfahren
  • Cyber-Physical Systems (CPS)

     

    Lehre

     

    Aktivitäten

     

    Konferenzen


    • FPL (International Conference on Field-Programmable Logic and Applications)
    • RAW (Reconfigurable Architecture Workshop)
    • ARC (International Symposium on Applied Reconfigurable Computing)
    • ISVLSI (IEEE Computer Society Annual Symposium on VLSI)
    • IEEE SOCC (IEEE International System-on-Chip Conference)
    • PATMOS (International Workshop on Power And Timing Modeling, Optimization and Simulation)

     

    Projekte

     

    Projekt ARAMiS II

    Zukünftige sicherheitskritische Anwendungen in der Automobil- und Luftfahrt-Industrie, aber auch das Zukunftsthema Industrie 4.0 zeigen einen deutlich steigenden Bedarf an digitaler Rechenleistung.
    Diesem Bedarf entspricht, dass auch die Prozessoren von eingebetteten Systemen in nächster Zeit auf Multicore-Technologie basieren werden, die in anderen Anwendungsgebieten wie PCs, Tablets und Smartphones längst erfolgreich verwendet werden.
    (https://www.itiv.kit.edu/5158.php
     

    Projekt ARAMiS

    ARAMiS (Automotive, Railway and Avionics Multicore Systems) hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen.
    (https://www.itiv.kit.edu/4835.php)

     

    Projekt ARGO

    Verbesserung der Leistung und Reduktion der Kosten, ohne dabei die funktionalen Sicherheit zu beeinflussen, sind die wichtigsten Anforderungen für eingebettete elektronische Systeme zum Beispiel in der Luft- und Raumfahrttechnologie, der Automatisierungstechnik und der Automobilindustrie.
    (https://www.itiv.kit.edu/4833.php)

     

    Projekt InvasIC

    Unter dem Begriff Invasives Rechnen wird ein völlig neues Paradigma für den Entwurf und die Programmierung zukünftiger paralleler Rechensysteme erforscht. Die Grundidee besteht darin, parallelen Programmen die Fähigkeit zu verleihen, in einer als Invasion bezeichneten Phase ressourcengewahr Berechnungen auf eine Menge aktuell verfügbarer Ressourcen zu verteilen, und nach paralleler Abarbeitung diese in einer als Rückzug bezeichneten Phase wieder frei zu geben.
    (https://www.itiv.kit.edu/4837.php)

     

     

    Innovation:

     

     

    emmtrix Technologies GmbH
    Die emmtrix Technologies GmbH ist ein Spin-Off des Instituts für Informationsverarbeitung (ITIV) am Karlsruher Institut für Technologie (KIT). Das Unternehmen entwickelt Softwarewerkzeuge, welche die Programmierung von Mehrkernprozessoren in eingebetteten Systemen (z.B. Fahrassistenzsysteme) signifikant vereinfacht und optimiert.
    (www.emmtrix.com)

     

     

     

    

    23 Veröffentlichungen im Jahr 2014


    7 Journals & Bücher
    • P. C. Schindler, A. Agmon, S. Wolf, R. Bonk, L. Meder, M. Meltsin, A. Ludwig, R. Schmogrow, M. Dreschmann, J. Meyer, J. Becker, M. Nazarathy, S. Ben Ezra, T. Pfeiffer, W. Freude, J. Leuthold, C. Koos
      Ultra-Dense, Single-Wavelength DFT-Spread OFDMA PON with Laserless 1.2 Gb/s ONU Ready for Silicon Photonics Integration
      In The Journal of Lightwave Technology, 2014

    • J. Becker, T. Bruckschloegl, O. Oey, T. Stripf, G. Goulas, N. Raptis, C. Valouxis, P. Alefragis, N. S. Voros, C. Gogos
      Profile-Guided Compilation of Scilab Algorithms for Multiprocessor Systems
      In Reconfigurable Computing: Architectures, Tools, and Applications, Band 8405, S. 330-336, 2014

    • C. Tradowsky, M. Schreiber, M. Vesper, I. Domladovec, M. Braun, H.-J. Bungartz, J. Becker
      Towards Dynamic Cache and Bandwidth Invasion
      In Reconfigurable Computing: Architectures, Tools, and Applications, Band 8405, S. 97-107, 2014

    • H. Schmuck, R. Bonk, W. Poehlmann, C. Haslach, W. Kuebart, D. Karnick, J. Meyer, D. Fritzsche, E. Weis, J. Becker, W. Freude, T. Pfeiffer
      Demonstration of an SOA-assisted open metro-access infrastructure for heterogeneous services
      In Opt. Express, Band 22, S. 737--748, 2014

    • R. Schmogrow, M. Meyer, P. C. Schindler, B. Nebendahl, M. Dreschmann, J. Meyer, A. Josten, D. Hillerkuss, S. Ben Ezra, J. Becker, C. Koos, W. Freude, J. Leuthold
      Real-time Nyquist signaling with dynamic precision and flexible non-integer oversampling
      In Opt. Express, Band 22, S. 193--209, 2014

    • J. R. Azambuja, F. L. Kastensmidt, J. Becker
      Hybrid Fault Tolerance Techniques to Detect Transient Faults in Embedded Processors
      In Hybrid Fault Tolerance Techniques to Detect Transient Faults in Embedded Processors, 2014

    • M. Birk, R. Dapp, N. Ruiter, J. Becker
      GPU-based iterative transmission reconstruction in 3D ultrasound computer tomography
      In Journal of Parallel and Distributed Computing, Volume 74, Issue 1, January 2014, Pages 1730-1743, S. 1730-1743, 2014

    16 Konferenz- & Workshop-Beiträge
    • O. Sander, T. Sandmann, S. Baehr, D. V. Vu, E. Lubbers, J. Becker
      A Flexible Interface Architecture for Reconfigurable Coprocessors in Embedded Multicore Systems using PCIe Single-Root I/O Virtualization
      In The 2014 International Conference on Field-Programmable Technology (ICFPT 2014), 2014

    • D. V. Vu, O. Sander, T. Sandmann, S. Baehr, J. Heidelberger, J. Becker
      Enabling Partial Reconfiguration for Coprocessors in Mixed Criticality Multicore Systems Using PCI Express Single-Root I/O Virtualization
      In 2014 International Conference on Reconfigurable Computing and FPGAs (ReConFig'14), 2014

    • L. Meder, P. C. Schindler, A. Agmon, M. Meltsin, R. Bonk, J. Meyer, M. Dreschmann, A. Tolmachev, R. Hilgendorf, M. Nazarathy, S. Ben Ezra, T. Pfeiffer, W. Freude, J. Leuthold, C. Koos, J. Becker
      Flexible Real-Time Transmitter at 10 Gbit/s for SCFDMA PONs Focusing on Low-Cost ONUs
      In Conference on Design and Architectures for Signal and Image Processing (DASIP), S. 27-34, 2014

    • S. Friederich, J. Heisswolf, J. Becker
      Hardware/software debugging of large scale many-core architectures
      In Proceedings of the 27th Symposium on Integrated Circuits and Systems Design (SBCCI), S. 1-7, 2014

    • T. Bruckschloegl, O. Oey, M. Rueckauer, T. Stripf, J. Becker
      A Hierarchical Architecture Description for Flexible Multicore System Simulation
      In 2014 IEEE International Symposium on Parallel and Distributed Processing with Applications (ISPA), S. pp.190,196, 2014

    • D. V. Vu, T. Sandmann, S. Baehr, O. Sander, J. Becker
      Virtualization Support for FPGA-based Coprocessors Connected via PCI Express to an Intel Multicore Platform
      In Parallel and Distributed Processing Symposium Workshops & PhD Forum (IPDPSW), 2014 IEEE 28th International, 2014

    • S. Friederich, J. Heisswolf, D. May, J. Becker
      Hardware prototyping and software debugging of multi-core architectures
      In Proceedings of the Synopsys Users Group Conference (SNUG), 2014

    • P. C. Schindler, A. Agmon, S. Wolf, R. Bonk, L. Meder, M. Meltsin, J. Becker, M. Nazarathy, S. Ben Ezra, T. Pfeiffer, W. Freude, J. Leuthold, C. Koos
      Ultra-Dense, Single-Wavelength DFT-Spread OFDM PON with Laserless 1 Gb/s ONU at only 300 MBd per Spectral Group
      In European Conference and Exhibition on Optical Communication (ECOC), 2014

    • O. Sander, T. Sandmann, D. V. Vu, S. Baehr, F. Bapp, J. Becker, H. U. Michel, D. Kaule, D. Adam, E. Lubbers, J. Hairbucher, A. Richter, C. Herber, A. Herkersdorf
      Hardware virtualization support for shared resources in mixed-criticality multicore systems
      In Design, Automation and Test in Europe Conference and Exhibition (DATE), 2014, S. 1-6, 2014

    • C. Tradowsky, T. Gaedeke, T. Bruckschloegl, W. Stork, K. D. Mueller-Glaser, J. Becker
      SmartLoCore: A Concept for an Adaptive Power-Aware Localization Processor
      In 22nd Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP), S. 478-481, 2014

    • J. Heisswolf, A. Zaib, A. Weichslgartner, M. Karle, M. Singh, T. Wild, J. Teich, A. Herkersdorf, J. Becker
      The Invasive Network on Chip - A Multi-Objective Many-Core Communication Infrastructure
      In Architecture of Computing Systems (ARCS), 2014 27th International Conference on, S. 1--8, 2014

    • M. Dreschmann, J. Meyer, P. C. Schindler, R. Schmogrow, J. Leuthold, W. Freude, J. Becker
      An ultra-high speed OFDMA system for optical access networks
      In Computing, Networking and Communications (ICNC), 2014 International Conference on, S. 889-894, 2014

    • O. Sander, F. Bapp, T. Sandmann, D. V. Vu, S. Baehr, J. Becker
      Architectural Measures Against Radiation Effects in Multicore SoC for Safety Critical Applications
      In IEEE 57th Midwest Symposium on Circuits and Systems (MWSCAS 14), 2014

    • C. Roth, S. Reder, H. Bucher, O. Sander, J. Becker
      Adaptive Algorithm and Tool Flow for Accelerating SystemC on Many-Core Architectures
      In 17th Euromicro Conference on Digital System Design (DSD), 2014, 2014

    • J. Heisswolf, A. Zaib, A. Zwinkau, S. Kobbe, A. Weichslgartner, J. Teich, J. Henkel, G. Snelting, A. Herkersdorf, J. Becker
      CAP: Communication Aware Programming (HiPEAC Paper Award)
      In Design Automation Conference (DAC), 2014 51th ACM / EDAC / IEEE, S. 105:1–105:6, 2014

    • C. Roth, H. Bucher, A. Brito, O. Sander, J. Becker
      A Simulation Tool Chain for Investigating Future V2X-based Automotive E/E Architectures
      In Proceedings of the 7th European Congress on Embedded Real Time Software and Systems (ERTS²), Toulouse, France, 2014

    Veröffentlichungen nach Jahren auflisten
    Aktuelle 2017 2016 2015 2014 2013 2012 2011 2010 2009 2008 2007 2006 2005 2004 2003 2002 2001 2000 1999 1998 1997 1996 1995