english  | Home | Impressum | KIT
Becker

Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Institutsleiter (Sprecher)
Raum: 324
Tel.: +49 721 608-42502
Fax: +49 721 608-42925
beckerXwy3∂kit edu

Engesserstr. 5

76131 Karlsruhe



Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 400 Veröffentlichungen (und mehr als 30 Patenten) mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker war von 2012 bis 2014 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).
2013 hat Prof. Becker die Ehrendoktorwürde (Dr. h. c.) der Technischen und Wirtschaftswissenschaftlichen Universität (TWU) Budapest erhalten.

 

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

  • System-on-Chip (SoC), Network-on-Chip (NoC)
  • Hardware Software Codesign
  • Multi-Core Prozessorarchitekturen
  • Dynamisch Rekonfigurierbare Systeme
    • Hardwarearchitekturen und Akzeleratoren
    • Dynamisch partielle Rekonfigurationstechniken
  • Hardware Synthesemethoden und Multi-Domain Modellierungs- & Simulationsverfahren
  • Cyber-Physical Systems (CPS)

     

    Lehre

     

    Aktivitäten

     

    Konferenzen


    • FPL (International Conference on Field-Programmable Logic and Applications)
    • RAW (Reconfigurable Architecture Workshop)
    • ARC (International Symposium on Applied Reconfigurable Computing)
    • ISVLSI (IEEE Computer Society Annual Symposium on VLSI)
    • IEEE SOCC (IEEE International System-on-Chip Conference)
    • PATMOS (International Workshop on Power And Timing Modeling, Optimization and Simulation)

     

    Projekte

     

    Projekt ARAMiS II

    Zukünftige sicherheitskritische Anwendungen in der Automobil- und Luftfahrt-Industrie, aber auch das Zukunftsthema Industrie 4.0 zeigen einen deutlich steigenden Bedarf an digitaler Rechenleistung.
    Diesem Bedarf entspricht, dass auch die Prozessoren von eingebetteten Systemen in nächster Zeit auf Multicore-Technologie basieren werden, die in anderen Anwendungsgebieten wie PCs, Tablets und Smartphones längst erfolgreich verwendet werden.
    (https://www.itiv.kit.edu/5158.php
     

    Projekt ARAMiS

    ARAMiS (Automotive, Railway and Avionics Multicore Systems) hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen.
    (https://www.itiv.kit.edu/4835.php)

     

    Projekt ARGO

    Verbesserung der Leistung und Reduktion der Kosten, ohne dabei die funktionalen Sicherheit zu beeinflussen, sind die wichtigsten Anforderungen für eingebettete elektronische Systeme zum Beispiel in der Luft- und Raumfahrttechnologie, der Automatisierungstechnik und der Automobilindustrie.
    (https://www.itiv.kit.edu/4833.php)

     

    Projekt InvasIC

    Unter dem Begriff Invasives Rechnen wird ein völlig neues Paradigma für den Entwurf und die Programmierung zukünftiger paralleler Rechensysteme erforscht. Die Grundidee besteht darin, parallelen Programmen die Fähigkeit zu verleihen, in einer als Invasion bezeichneten Phase ressourcengewahr Berechnungen auf eine Menge aktuell verfügbarer Ressourcen zu verteilen, und nach paralleler Abarbeitung diese in einer als Rückzug bezeichneten Phase wieder frei zu geben.
    (https://www.itiv.kit.edu/4837.php)

     

     

    Innovation:

     

     

    emmtrix Technologies GmbH
    Die emmtrix Technologies GmbH ist ein Spin-Off des Instituts für Informationsverarbeitung (ITIV) am Karlsruher Institut für Technologie (KIT). Das Unternehmen entwickelt Softwarewerkzeuge, welche die Programmierung von Mehrkernprozessoren in eingebetteten Systemen (z.B. Fahrassistenzsysteme) signifikant vereinfacht und optimiert.
    (www.emmtrix.com)

     

     

     

    

    31 Veröffentlichungen im Jahr 2010


    8 Journals & Bücher
    • D. Goehringer, M. Huebner, J. Becker
      Adaptive Multiprocessor System-on-Chip Architecture: New Degrees of Freedom in System Design and Runtime Support
      In Multiprocessor System-on-Chip: Hardware Design and Tool Integration, Springer, 2010, S. 127-154, 2010

    • A. Braga, D. Goehringer, C. Llanos, J. Obie, M. Huebner, J. Becker
      Performance, Accuracy, Power Consumption and Resource Utilization Analysis for Hardware / Software realized Artificial Neural Networks
      In Proc. of the IEEE Fifth International Conference on Bio-Inspired Computing: Theories and Applications (BIC-TA 2010), Liverpool Hope University, Liverpool, United Kingdom, September 2010, 2010

    • F. Thoma, J. Becker
      ISRC: a runtime system for heterogeneous reconfigurable architectures
      In Proceedings of the 5th International Workshop on Reconfigurable Communication-centric Systems on Chip 2010 – ReCoSoC‘10, S. 59-65, 2010

    • C. Roth, O. Sander, T. Dueser, B. Glas, A. Seifermann, A. Albers, J. Becker, K. D. Mueller-Glaser, J. Henning
      Car-to-X-in-the-Loop - Development Environment for Vehicles, Control Units and Communication Systems in the Context of future Mobility Concepts
      In 26. VDI/VW Gemeinschaftstagung "Fahrerassistenz und Integrierte Sicherheit", 2010

    • C. Roth, O. Sander, M. Huebner, J. Becker
      Car-to-X Simulation Environment for Comprehensive Design Space Exploration Verification and Test
      In SAE International Journal of Passenger Cars - Electronic and Electrical Systems Vol. 3, Issue 1 pgs 17-26., 2010

    • R. Schmogrow, D. Hillerkuss, M. Dreschmann, M. Huebner, M. Winter, J. Meyer, B. Nebendahl, C. Koos, J. Becker, W. Freude, J. Leuthold
      Real-Time Software-Defined Multi Format Transmitter Generating 64QAM at 28 GBd
      In Photonics Technology Letters, IEEE, Band PP, S. 1 -1, 2010

    • M. Niknahad, M. Huebner, J. Becker
      Reliability Analysis and Improvement in Nano Scale Design
      In IEEE Computer Society Annual Symposium on Emerging VLSI Technologies and Architectures (ISVLSI 2010), Band Lixouri, Greece, 2010

    • C. Roth, O. Sander, M. Huebner, J. Becker
      Car-to-X Simulation Environment for comprehensive Design Space Exploration Verification and Test
      In SAE 2010 World Congress, 2010

    23 Konferenz- & Workshop-Beiträge
    • M. Roeger, B. Hiba, M. Hoh, J. Hehmann, T. Pfeiffer, M. Huebner, J. Becker, J. Leuthold, W. Freude
      Optically powered low-energy demarcation device for monitoring FTTx networks
      In Optical Fiber Communication (OFC), collocated National Fiber Optic Engineers Conference, 2010 Conference on (OFC/NFOEC), S. 1 -3, 2010

    • D. Hillerkuss, T. Schellinger, R. Schmogrow, M. Winter, T. Vallaitis, R. Bonk, A. Marculescu, J. Li, M. Dreschmann, J. Meyer, S. Ben Ezra, N. Narkiss, B. Nebendahl, F. Parmigiani, P. Petropoulos, B. Resan, K. Weingarten, T. Ellermeyer, J. Lutz, M. Moeller, M. Huebner, J. Becker, C. Koos, W. Freude, J. Leuthold
      Single source optical OFDM transmitter and optical FFT receiver demonstrated at line rates of 5.4 and 10.8 Tbit/s
      In Optical Fiber Communication (OFC), collocated National Fiber Optic Engineers Conference, 2010 Conference on (OFC/NFOEC), S. 1 -3, 2010

    • M. Traub, T. Streichert, O. Krasovytskyy, J. Becker
      Scenario extraction for a refined timing-analysis of automotive network topologies
      In Design, Automation Test in Europe Conference Exhibition (DATE), 2010, S. 81 -86, 2010

    • W. Freude, D. Hillerkuss, T. Schellinger, R. Schmogrow, M. Winter, T. Vallaitis, R. Bonk, A. Marculescu, M. Dreschmann, J. Meyer, S. Ben Ezra, N. Narkiss, B. Nebendahl, F. Parmigiani, P. Petropoulos, B. Resan, K. Weingarten, T. Ellermeyer, J. Lutz, M. Moeller, M. Huebner, J. Becker, C. Koos, J. Leuthold
      Orthogonal frequency division multiplexing (OFDM) in photonic communications
      In The International Conference on Fiber Optics and Photonics (Photonics 2010), 2010

    • L. Braun, J. Becker
      Two-Dimensional Dynamic Multigrained Reconfigurable Hardware
      In , 2010

    • A. Klimm, M. Haas, O. Sander, J. Becker
      A Flexible Integrated Cryptoprocessor for Authentication Protocols based on Hyperelliptic Curve Cryptography
      In International Symposium on System-on-Chip 2010, SoC, 2010

    • T. Schwalb, L. Braun, S. Werner, M. Huebner, K. D. Mueller-Glaser, J. Becker
      Debugging Sequential Logic on FPGAs using Internal Configuration Access Port
      In System, Software, SoC and Silicon Debug Conference 2010, Southampton, UK, 2010

    • J. Leuthold, M. Winter, W. Freude, C. Koos, D. Hillerkuss, T. Schellinger, R. Schmogrow, T. Vallaitis, R. Bonk, A. Marculescu, J. Li, M. Dreschmann, J. Meyer, M. Huebner, J. Becker, S. Ben Ezra, N. Narkiss, B. Nebendahl, F. Parmigiani, P. Petropoulos, B. Resan, A. Oehler, K. Weingarten, T. Ellermeyer, J. Lutz, M. Moeller
      All-Optical FTT Signal Processing of a 10.8 Tb/s Single Channel OFDM Signal
      In Photonics in Switching, S. PWC1, 2010

    • D. Goehringer, M. Huebner, L. Hugot-Derville, J. Becker
      Message Passing Interface Support for the Runtime Adaptive Multi-Processor System-on-Chip RAMPSoC
      In Proceedings of the 10th International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS X), Samos, Greece, July, 2010

    • D. Goehringer, J. Becker
      FPGA-based Runtime Adaptive Multiprocessor Approach for Embedded High Performance Computing Applications
      In IEEE Computer Society Annual Symposium on Emerging VLSI Technologies and Architectures (ISVLSI 2010), Best PhD Paper, Band Lixouri, Greece, 2010

    • M. Huebner, J. Meyer, O. Sander, L. Braun, J. Becker, J. Noguera, R. Stewart
      Fast Sequential FPGA Startup based on Partial and Dynamic Reconfiguration
      In IEEE Computer Society Annual Symposium on Emerging VLSI Technologies and Architectures (ISVLSI 2010), Lixouri, Greece, 2010

    • D. Goehringer, J. Obie, M. Huebner, J. Becker
      Impact of Task Distribution, Processor Configurations and Dynamic Clock Frequency Scaling on the Power Consumption of FPGA-based Multiprocessors
      In Proc. of the 5th International Workshop on Reconfigurable Communication Centric Systems-on-Chip (ReCoSoC2010), Karlsruhe, Germany, KIT Scientific Publishing, 2010

    • A. Klimm, B. Glas, M. Wachs, J. Becker, K. D. Mueller-Glaser
      A Secure Keyflashing Framework for Access Systems in Highly Mobile Devices
      In Proceedings of the 5th International Workshop on Reconfigurable Communication-centric Systems on Chip 2010 – ReCoSoC‘10, S. 121-126, 2010

    • B. Glas, O. Sander, V. Stuckert, K. D. Mueller-Glaser, J. Becker
      ECDSA Signature Processing over Prime Fields for Reconfigurable Embedded Systems
      In Proceedings of the 5th International Workshop on Reconfigurable Communication-centric Systems on Chip 2010 – ReCoSoC‘10, S. 115-120, 2010

    • D. Goehringer, M. Huebner, M. Benz, J. Becker
      A Design Methodology for Application Partitioning and Architecture Development of Reconfigurable Multiprocessor Systems-on-Chip
      In Annual International IEEE Symposium on Field-Programmable Custom Computing Machines(FCCM 2010),Charlotte, USA, May, 2010, 2010

    • D. Goehringer, J. Becker
      High Performance Reconfigurable Multi-Processor-Based Computing on FPGAs
      In 24th IEEE International Parallel and Distributed Processing Symposium (IPDPS 2010), Atlanta, USA, April, 2010, 2010

    • M. Huebner, D. Goehringer, J. Noguera, J. Becker
      Fast dynamic and partial reconfiguration Data Path with low Hardware overhead on Xilinx FPGAs
      In Proc. of Reconfigurable Architectures Workshop (RAW 2010), Atlanta, USA , April, 2010

    • D. Goehringer, M. Huebner, E. Nguepi Zeutebouo, J. Becker
      CAP-OS: Operating System for Runtime Scheduling, Task Mapping and Resource Management on Reconfigurable Multiprocessor Architectures
      In Proc. of Reconfigurable Architectures Workshop (RAW 2010), Atlanta, USA, April, 2010

    • R. Koenig, T. Stripf, J. Becker, L. Bauer, J. Henkel, M. Shafique, W. Ahmed
      KAHRISMA: A Novel Hypermorphic Reconfigurable- Instruction-Set Multi-grained-Array Architecture
      In Design, Automation and Test in Europe (DATE '10), 2010

    • D. Goehringer, M. Huebner, M. Benz, J. Becker
      Semi-Automatic Toolchain for Reconfigurable Multiprocessor Systems-on-Chip: Architecture Development and Application Partitioning
      In Proc. of International Symposium on Field-Programmable Gate Arrays (FPGA 2010), Monterey, USA, February, 2010

    • C. Schuck, B. Haetzer, J. Becker
      Dynamic online reconfiguration of digital clock managers on Xilinx Virtex-II/Virtex II-pro FPGAs: A case study of distributed power management
      In ReCoSoC2010, 2010

    • M. Birk, S. Koehler, M. Balzer, M. Huebner, N. Ruiter, J. Becker
      FPGA-based Embedded Signal Processing for 3D Ultrasound Computer Tomography
      In Proceedings of the 17th IEEE-NPSS Real Time Conference 2010 – RT’10, 2010

    • M. Birk, C. Hagner, M. Balzer, N. Ruiter, M. Huebner, J. Becker
      First Evaluation of FPGA Reconfiguration for 3D Ultrasound Computer Tomography
      In Proceedings of the 5th International Workshop on Reconfigurable Communication-centric Systems on Chip 2010 – ReCoSoC‘10, 2010

    Veröffentlichungen nach Jahren auflisten
    Aktuelle 2017 2016 2015 2014 2013 2012 2011 2010 2009 2008 2007 2006 2005 2004 2003 2002 2001 2000 1999 1998 1997 1996 1995