english  | Home | Impressum | KIT
Becker

Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Institutsleiter (Sprecher)
Raum: 324
Tel.: +49 721 608-42502
Fax: +49 721 608-42925
beckerAsq0∂kit edu

Engesserstr. 5

76131 Karlsruhe



Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 400 Veröffentlichungen (und mehr als 30 Patenten) mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker war von 2012 bis 2014 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).
2013 hat Prof. Becker die Ehrendoktorwürde (Dr. h. c.) der Technischen und Wirtschaftswissenschaftlichen Universität (TWU) Budapest erhalten.

 

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

  • System-on-Chip (SoC), Network-on-Chip (NoC)
  • Hardware Software Codesign
  • Multi-Core Prozessorarchitekturen
  • Dynamisch Rekonfigurierbare Systeme
    • Hardwarearchitekturen und Akzeleratoren
    • Dynamisch partielle Rekonfigurationstechniken
  • Hardware Synthesemethoden und Multi-Domain Modellierungs- & Simulationsverfahren
  • Cyber-Physical Systems (CPS)

     

    Lehre

     

    Aktivitäten

     

    Konferenzen


    • FPL (International Conference on Field-Programmable Logic and Applications)
    • RAW (Reconfigurable Architecture Workshop)
    • ARC (International Symposium on Applied Reconfigurable Computing)
    • ISVLSI (IEEE Computer Society Annual Symposium on VLSI)
    • IEEE SOCC (IEEE International System-on-Chip Conference)
    • PATMOS (International Workshop on Power And Timing Modeling, Optimization and Simulation)

     

    Projekte

     

    Projekt ARAMiS II

    Zukünftige sicherheitskritische Anwendungen in der Automobil- und Luftfahrt-Industrie, aber auch das Zukunftsthema Industrie 4.0 zeigen einen deutlich steigenden Bedarf an digitaler Rechenleistung.
    Diesem Bedarf entspricht, dass auch die Prozessoren von eingebetteten Systemen in nächster Zeit auf Multicore-Technologie basieren werden, die in anderen Anwendungsgebieten wie PCs, Tablets und Smartphones längst erfolgreich verwendet werden.
    (https://www.itiv.kit.edu/5158.php
     

    Projekt ARAMiS

    ARAMiS (Automotive, Railway and Avionics Multicore Systems) hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen.
    (https://www.itiv.kit.edu/4835.php)

     

    Projekt ARGO

    Verbesserung der Leistung und Reduktion der Kosten, ohne dabei die funktionalen Sicherheit zu beeinflussen, sind die wichtigsten Anforderungen für eingebettete elektronische Systeme zum Beispiel in der Luft- und Raumfahrttechnologie, der Automatisierungstechnik und der Automobilindustrie.
    (https://www.itiv.kit.edu/4833.php)

     

    Projekt InvasIC

    Unter dem Begriff Invasives Rechnen wird ein völlig neues Paradigma für den Entwurf und die Programmierung zukünftiger paralleler Rechensysteme erforscht. Die Grundidee besteht darin, parallelen Programmen die Fähigkeit zu verleihen, in einer als Invasion bezeichneten Phase ressourcengewahr Berechnungen auf eine Menge aktuell verfügbarer Ressourcen zu verteilen, und nach paralleler Abarbeitung diese in einer als Rückzug bezeichneten Phase wieder frei zu geben.
    (https://www.itiv.kit.edu/4837.php)

     

     

    Innovation:

     

     

    emmtrix Technologies GmbH
    Die emmtrix Technologies GmbH ist ein Spin-Off des Instituts für Informationsverarbeitung (ITIV) am Karlsruher Institut für Technologie (KIT). Das Unternehmen entwickelt Softwarewerkzeuge, welche die Programmierung von Mehrkernprozessoren in eingebetteten Systemen (z.B. Fahrassistenzsysteme) signifikant vereinfacht und optimiert.
    (www.emmtrix.com)

     

     

     

    

    25 Veröffentlichungen im Jahr 2009


    10 Journals & Bücher
    • C. Schuck, B. Haetzer, J. Becker
      An Interface for a Decentralized 2D Reconfiguration on Xilinx Virtex-FPGAs for Organic Computing
      In International Journal of Reconfigurable Computing, Band 2009, S. 11, 2009

    • R. Girardey, M. Huebner, J. Becker
      Dynamic Reconfigurable Mixed-Signal Architecture for Safety Critical Applications
      In Proceedings of the 19th International Conference on Field Programmable Logic and Applications (FPL), Prague, 2009

    • O. Sander, C. Roth, V. Stuckert, J. Becker
      System concept for an FPGA based real-time capable automotive ECU simulation system
      In 22nd Symposium on Integrated Circuits and Systems Design (SBCCI), Natal, Brazil, 2009

    • K Kepa, F Morgan, K. Kosciuszkiewicz, L. Braun, M. Huebner, J. Becker
      Design Assurance Strategy and Toolset for Partially Reconfigurable FPGA Systems
      In ACM Transactions on Reconfigurable Technology and Systems (TRETS), 2009

    • D. Goehringer, T. Perschke, M. Huebner, J. Becker
      A Taxonomy of Reconfigurable Single/Multi-Processor Systems-on-Chip
      In International Journal of Reconfigurable Computing, HINDAWI, 2009

    • F. Campi, A. Deledda, D. Rossi, M. Coppola, L. Pieralisi, R. Locatelli, G. Maruccia, T. DeMarco, F. Ries, M. Kuehnle, M. Huebner, J. Becker
      The MORPHEUS Data Communication And Storage Infrastructure
      In Dynamic System Reconfiguration in Heterogeneous Platforms: The MORPHEUS Approach, Band 40, 2009

    • M. Huebner, J. Becker, M. Kuehnle, F. Thoma
      Training
      In Dynamic System Reconfiguration in Heterogeneous Platforms: The MORPHEUS Approach, Band 40, 2009

    • F. Thoma, J. Becker
      Control of dynamic reconfiguration
      In Dynamic System Reconfiguration in Heterogeneous Platforms: The MORPHEUS Approach, Band 40, 2009

    • L. Braun, T. Schwalb, P. Graf, M. Huebner, M. Ullmann, K. D. Mueller-Glaser, J. Becker
      Adaptive Runtime System with Intelligent Allocation of Dynamically Reconfigurable Function Model and Optimized Interface Topologies
      In Dynamically Reconfigurable Systems - Architectures, Design Methods and Applications, S. 245-265, 2009

    • D. Rossi, F. Campi, M. Kuehnle, M. Huebner, J. Becker
      A Multi-Core Signal Processor for Heterogeneous Reconfigurable Computing
      In International Symposium on System-on-Chip 2009, 2009

    15 Konferenz- & Workshop-Beiträge
    • O. Sander, B. Glas, C. Roth, J. Becker, K. D. Mueller-Glaser
      Design of a Vehicle-to-Vehicle Communication System on Reconfigurable Hardware
      In Proceedings of the 2009 International Conference on Field-Programmable Technology (FPT09), S. 14-21, 2009

    • D. Goehringer, J. Luhmann, J. Becker
      GenerateRCS: A High-Level Design Tool for Generating Reconfigurable Computing Systems
      In 17th IFIP/IEEE International Conference On Very Large Scale Integration (VLSI-SoC 2009), Florianopolis, Brazil, October, 2009

    • F. Campi, R. Koenig, M. Dreschmann, M. Neukirchner, D. Picard, M. Juttner, E. Schuler, A. Deledda, D. Rossi, A. Pasini, M. Huebner, J. Becker, R. Guerrieri
      RTL-to-layout implementation of an embedded coarse grained architecture for dynamically reconfigurable computing in systems-on-chip
      In System-on-Chip, 2009. SOC 2009. International Symposium on, S. 110-113, 2009

    • B. Glas, O. Sander, K. D. Mueller-Glaser, J. Becker
      Car-to-X Kommunikation auf vertrauenswürdiger rekonfigurierbarer Hardware
      In 25. VDI/VW Gemeinschaftstagung Automotive Security, 2009

    • M. Niknahad, M. Huebner, J. Becker
      Method for improving performance in online routing of reconfigurable nano architectures
      In SOC Conference, 2009. SOCC 2009. IEEE International, S. 65 -68, 2009

    • D. Goehringer, B. Liu, M. Huebner, J. Becker
      STAR-WHEELS NETWORK-ON-CHIP FEATURING A SELF-ADAPTIVE MIXED TOPOLOGY AND A SYNERGY OF A CIRCUIT- AND A PACKET-SWITCHING COMMUNICATION PROTOCOL
      In Proceedings of the International Conference on Field Programmable Logic and Applications (FPL 2009), 2009

    • O. Sander, B. Glas, C. Roth, J. Becker, K. D. Mueller-Glaser
      Real time information processing for car to car communication applications
      In 12th EAEC European Automotive Congress, 2009

    • B. Glas, A. Klimm, K. D. Mueller-Glaser, J. Becker
      Configuration Measurement for FPGA-based Trusted Platforms
      In 20th IEEE/IFIP International Symposium on Rapid System Prototyping, S. 123-129, 2009

    • O. Sander, B. Glas, C. Roth, J. Becker, K. D. Mueller-Glaser
      Testing of an FPGA-based C2X-Communication Prototype with a Model Based Traffic Generation
      In 20th IEEE/IFIP International Symposium on Rapid System Prototyping, S. 68-71, 2009

    • A. Klimm, O. Sander, J. Becker
      A MicroBlaze specific co-processor for real-time hyperelliptic curve cryptography on Xilinx FPGAs
      In Parallel & Distributed Processing, 2009. IPDPS 2009. IEEE International Symposium on, S. 1-8, 2009

    • D. Goehringer, T. Perschke, J. Becker
      Image Processing exploiting new dimensions in reconfigurable multiprocessor systems (Invited Talk)
      In Design, Automation & Test in Europe (DATE 2009), 2009

    • D. Goehringer, J. Becker
      Multi-Processor-based High Performance Computing utilizing dynamic reconfigurable Hardware (PhD Poster)
      In Design, Automation & Test in Europe (DATE 2009), 2009

    • B. Glas, O. Sander, V. Stuckert, K. D. Mueller-Glaser, J. Becker
      Car-to-Car Communication Security on Reconfigurable Hardware
      In IEEE 69th Vehicular Technology Conference 2009 Spring (VTC2009Spring), 2009

    • O. Sander, A. Klimm, J. E. Becker, J. Becker, T. Kimmeskamp, J. Formann, K. Echtle, K. Weinberger, S. Bulach
      Sicherung von Zuverlässigkeit und Interoperabilität bei der fahrzeuginternen Kommunikation mittels formaler Verifikation
      In VDI-Konferenz Elektronik im Kraftfahrzeug 2009, 2009

    • O. Sander, B. Glas, C. Roth, J. Becker, K. D. Mueller-Glaser
      Priority-based packet communication on a bus-shaped structure for FPGA-systems
      In Design Automation and Test in Europe (DATE) 2009, 2009

    Veröffentlichungen nach Jahren auflisten
    Aktuelle 2017 2016 2015 2014 2013 2012 2011 2010 2009 2008 2007 2006 2005 2004 2003 2002 2001 2000 1999 1998 1997 1996 1995