english  | Home | Impressum | KIT
Becker

Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Institutsleiter (Sprecher)
Raum: 324
Tel.: +49 721 608-42502
Fax: +49 721 608-42925
beckerEvo0∂kit edu

Engesserstr. 5

76131 Karlsruhe



Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 400 Veröffentlichungen (und mehr als 30 Patenten) mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker war von 2012 bis 2014 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).
2013 hat Prof. Becker die Ehrendoktorwürde (Dr. h. c.) der Technischen und Wirtschaftswissenschaftlichen Universität (TWU) Budapest erhalten.

 

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

  • System-on-Chip (SoC), Network-on-Chip (NoC)
  • Hardware Software Codesign
  • Multi-Core Prozessorarchitekturen
  • Dynamisch Rekonfigurierbare Systeme
    • Hardwarearchitekturen und Akzeleratoren
    • Dynamisch partielle Rekonfigurationstechniken
  • Hardware Synthesemethoden und Multi-Domain Modellierungs- & Simulationsverfahren
  • Cyber-Physical Systems (CPS)

     

    Lehre

     

    Aktivitäten

     

    Konferenzen


    • FPL (International Conference on Field-Programmable Logic and Applications)
    • RAW (Reconfigurable Architecture Workshop)
    • ARC (International Symposium on Applied Reconfigurable Computing)
    • ISVLSI (IEEE Computer Society Annual Symposium on VLSI)
    • IEEE SOCC (IEEE International System-on-Chip Conference)
    • PATMOS (International Workshop on Power And Timing Modeling, Optimization and Simulation)

     

    Projekte

     

    Projekt ARAMiS II

    Zukünftige sicherheitskritische Anwendungen in der Automobil- und Luftfahrt-Industrie, aber auch das Zukunftsthema Industrie 4.0 zeigen einen deutlich steigenden Bedarf an digitaler Rechenleistung.
    Diesem Bedarf entspricht, dass auch die Prozessoren von eingebetteten Systemen in nächster Zeit auf Multicore-Technologie basieren werden, die in anderen Anwendungsgebieten wie PCs, Tablets und Smartphones längst erfolgreich verwendet werden.
    (https://www.itiv.kit.edu/5158.php
     

    Projekt ARAMiS

    ARAMiS (Automotive, Railway and Avionics Multicore Systems) hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen.
    (https://www.itiv.kit.edu/4835.php)

     

    Projekt ARGO

    Verbesserung der Leistung und Reduktion der Kosten, ohne dabei die funktionalen Sicherheit zu beeinflussen, sind die wichtigsten Anforderungen für eingebettete elektronische Systeme zum Beispiel in der Luft- und Raumfahrttechnologie, der Automatisierungstechnik und der Automobilindustrie.
    (https://www.itiv.kit.edu/4833.php)

     

    Projekt InvasIC

    Unter dem Begriff Invasives Rechnen wird ein völlig neues Paradigma für den Entwurf und die Programmierung zukünftiger paralleler Rechensysteme erforscht. Die Grundidee besteht darin, parallelen Programmen die Fähigkeit zu verleihen, in einer als Invasion bezeichneten Phase ressourcengewahr Berechnungen auf eine Menge aktuell verfügbarer Ressourcen zu verteilen, und nach paralleler Abarbeitung diese in einer als Rückzug bezeichneten Phase wieder frei zu geben.
    (https://www.itiv.kit.edu/4837.php)

     

     

    Innovation:

     

     

    emmtrix Technologies GmbH
    Die emmtrix Technologies GmbH ist ein Spin-Off des Instituts für Informationsverarbeitung (ITIV) am Karlsruher Institut für Technologie (KIT). Das Unternehmen entwickelt Softwarewerkzeuge, welche die Programmierung von Mehrkernprozessoren in eingebetteten Systemen (z.B. Fahrassistenzsysteme) signifikant vereinfacht und optimiert.
    (www.emmtrix.com)

     

     

     

    

    41 Veröffentlichungen im Jahr 2008


    33 Journals & Bücher
    • M. Roeger, G. Boettger, M. Dreschmann, C. Klamouris, M. Huebner, A. W. Bett, J. Becker, W. Freude, J. Leuthold
      Optically powered fiber networks
      In Optics Express, Band 16, S. 21821-21834, 2008

    • O. Sander, M. Huebner, J. Becker, M. Traub
      Reducing latency times by accelerated routing mechanisms for an FPGA gateway in the automotive domain
      In International Conference on Field Programmable Technology (ICFPT), Taipei, Taiwan, 2008

    • L. Braun, D. Goehringer, T. Perschke, V. Schatz, M. Huebner, J. Becker
      Adaptive real-time image processing exploiting two dimensional reconfigurable architecture
      In Journal of Real-Time Image Processing, 2008

    • S. Eisenhardt, T. Schweizer, J. A. de Oliveira Filho, T. Oppold, W. Rosenstiel, A. Thomas, J. Becker, F. Hannig, D. Kissler, H. Dutta, J. Teich, H. Hinkelmann, P. Zipf, M. Glesner
      SPP1148 booth: Coarse-grained reconfiguration
      In Field Programmable Logic and Applications, 2008. FPL 2008. International Conference on, S. 349-349, 2008

    • D. Goehringer, M. Huebner, T. Perschke, J. Becker
      New dimensions for multiprocessor architectures: On demand heterogeneity, infrastructure and performance through reconfigurability — the RAMPSoC approach
      In Field Programmable Logic and Applications, 2008. FPL 2008. International Conference on, S. 495-498, 2008

    • K. Paulsson, M. Huebner, J. Becker
      Exploitation of dynamic and partial hardware reconfiguration for on-line power/performance optimization
      In Field Programmable Logic and Applications, 2008. FPL 2008. International Conference on, S. 699-700, 2008

    • M. Kuehnle, M. Huebner, J. Becker, A. Deledda, C. Mucci, F. Ries, A. M. Coppola, L. Pieralisi, R. Locatelli, G. Maruccia, T. DeMarco, F. Campi
      An Interconnect Strategy for a Heterogeneous, Reconfigurable SoC
      In Design & Test of Computers, IEEE, Band 25, S. 442-451, 2008

    • C. Claus, B. Zhang, W. Stechele, L. Braun, M. Huebner, J. Becker
      A multi-platform controller allowing for maximum Dynamic Partial Reconfiguration throughput
      In International Conference on Field Programmable Logic and Applications, 2008. FPL 2008, S. 535-538, 2008

    • L. Braun, K. Paulsson, H. Kromer, M. Huebner, J. Becker
      Data path driven waveform-like reconfiguration
      In International Conference on Field Programmable Logic and Applications, 2008. FPL 2008., S. 607-610, 2008

    • J. Angermeier, M. Majer, J. Teich, L. Braun, T. Schwalb, P. Graf, M. Huebner, J. Becker, E. Lubbers, M. Platzner, C. Claus, W. Stechele, A. Herkersdorf, M. Rullmann, R. Merker
      SPP1148 booth: Fine grain reconfigurable architectures
      In International Conference on Field Programmable Logic and Applications, 2008. FPL 2008., S. 348-348, 2008

    • B. Glas, A. Klimm, D. Schwab, K. D. Mueller-Glaser, J. Becker
      A Prototype of Trusted Platform Functionality on Reconfigurable Hardware for Bitstream Updates
      In Rapid System Prototyping, 2008. RSP '08. The 19th IEEE/IFIP International Symposium on, S. 135-141, 2008

    • C. Morra, J. M. P. Cardoso, J. Bispo, J. Becker
      Retargeting, Evaluating, and Generating Reconfigurable Array-Based Architectures
      In Application Specific Processors, 2008. SASP 2008. Symposium on, S. 34-41, 2008

    • B. Glas, A. Klimm, O. Sander, K. D. Mueller-Glaser, J. Becker
      A self adaptive interfacing concept for consumer device integration into automotive entities
      In Parallel and Distributed Processing, 2008. IPDPS 2008. IEEE International Symposium on, S. 1-6, 2008

    • S. Shukla, N. W. Bergmann, J. Becker
      A Web Server Based Edge Detector Implementation in FPGA
      In Symposium on VLSI, 2008. ISVLSI '08. IEEE Computer Society Annual, S. 441-446, 2008

    • J. Becker
      Adaptive Reliable Chips - Reconfigurable Computing in the Nano Era
      In Symposium on VLSI, 2008. ISVLSI '08. IEEE Computer Society Annual, S. 1-2, 2008

    • D. Goehringer, M. Huebner, V. Schatz, J. Becker
      Runtime adaptive multi-processor system-on-chip: RAMPSoC
      In Parallel and Distributed Processing, 2008. IPDPS 2008. IEEE International Symposium on, S. 1-7, 2008

    • K. Paulsson, U. Viereck, M. Huebner, J. Becker
      Exploitation of the External JTAG Interface for Internally Controlled Configuration Readback and Self-Reconfiguration of Spartan 3 FPGAs
      In Symposium on VLSI, 2008. ISVLSI '08. IEEE Computer Society Annual, S. 304-309, 2008

    • C. Schuck, M. Kuehnle, M. Huebner, J. Becker
      A framework for dynamic 2D placement on FPGAs
      In IEEE International Symposium on Parallel and Distributed Processing, IPDPS Miami, S. 1-7, 2008

    • M. Huebner, L. Braun, D. Goehringer, J. Becker
      Run-time reconfigurable adaptive multilayer network-on-chip for FPGA-based systems
      In IEEE International Symposium on Parallel and Distributed Processing, 2008. IPDPS 2008., S. 1-6, 2008

    • A. Klimm, L. Braun, J. Becker
      An adaptive and scalable multiprocessor system For Xilinx FPGAs using minimal sized processor cores
      In IEEE International Symposium on Parallel and Distributed Processing, 2008. IPDPS 2008., S. 1-7, 2008

    • J. Becker, M. Huebner, R. Esser, A. Herkersdorf, W. Stechele, V. Lauer
      Design Flows, Communication Based Design and Architectures in Automotive Electronic Systems
      In Design, Automation and Test in Europe, 2008. DATE '08, S. xlii -xlii, 2008

    • A. Deledda, C. Mucci, A. Vitkovski, M. Kuehnle, F. Ries, M. Huebner, J. Becker, P. Bonnot, A. Grasset, P. Millet, M. Coppola, L. Pieralisi, R. Locatelli, G. Maruccia, F. Campi, T. DeMarco
      Design of a HW/SW Communication Infrastructure for a Heterogeneous Reconfigurable Processor
      In Design, Automation and Test in Europe, 2008. DATE '08, S. 1352-1357, 2008

    • K. Paulsson, M. Huebner, J. Becker
      Cost-and Power Optimized FPGA based System Integration: Methodologies and Integration of a Low-Power Capacity-based Measurement Application on Xilinx FPGAs
      In Design, Automation and Test in Europe, 2008. DATE '08, S. 50-55, 2008

    • R. Koenig, T. Stripf, J. Becker
      A Novel Recursive Algorithm for Bit-Efficient Realization of Arbitrary Length Inverse Modified Cosine Transforms
      In Design, Automation and Test in Europe, 2008. DATE '08, S. 604-609, 2008

    • B. Glas, A. Klimm, O. Sander, K. D. Mueller-Glaser, J. Becker
      A System Architecture for Reconfigurable Trusted Platforms
      In Design, Automation and Test in Europe, 2008. DATE '08, S. 541-544, 2008

    • G. Boettger, M. Dreschmann, C. Klamouris, M. Huebner, M. Rger, A. W. Bett, T. Kueng, J. Becker, W. Freude, J. Leuthold
      An Optically Powered Video Camera Link
      In Photonics Technology Letters, IEEE, Band 20, S. 39-41, 2008

    • O. Sander, M. Traub, M. Dreschmann, M. Huebner, J. Luka, T. Weber, J. Becker
      {Modular system concept for FPGA-based Automotive Gateway}
      In VDI Fahrzeug und Verkehrstechnik - Jahrbuch 2008, S. 223-232, 2008

    • J. Becker, M. Huebner, R Woods, P Long, R. Esser, L. Torres
      Current Trends on Reconfigurable Computing
      In International Journal of Reconfigurable Computing, Band 2008, 2008

    • M. Kuehnle, M. Hillenbrand, J. Becker, K. D. Mueller-Glaser
      STUD2COMM - RP-design of an embedded system in education based on a process assessment model
      In RCEducation 2008, Montpellier, France, 2008

    • M. Kuehnle, M. Hillenbrand, J. Becker, K. D. Mueller-Glaser
      A systems engineering laboratory in the context of the "Bologna Process"
      In EWME 2008, Budapest, Hungary, 2008

    • J. Becker, O. Sander, M. Huebner, M. Traub, T. Weber, J. Luka, V. Lauer
      Standards for Electric/Electronic Components and Architectures
      In Convergence 2008, Detroit, USA, 2008

    • R. Esser, J. Noguera, J. Becker, M. Huebner, K. Paulsson
      Techniques for Power Optimized FPGA Design: Novel Approaches towards Power Reduction for Future Tool Supported Design Automation
      In PATMOS 2008, Lisbon Portugal, 2008

    • O. Sander, L. Braun, M. Huebner, J. Becker
      Data Reallocation by Exploiting FPGA Configuration Mechanisms
      In Reconfigurable Computing: Architectures, Tools and Applications, Band 4943/2008, S. 312-317, 2008

    8 Konferenz- & Workshop-Beiträge
    • M. Niknahad, C. Schuck, M. Huebner, J. Becker
      Dynamic Reconfiguration of Nano Architectures using Application Independent Fault Detection
      In AMWAS 2008 School and Workshop, S. 1, 2008

    • M. Niknahad, J. Becker
      Depth First Traversal Algorithm for Efficient Build-in Self-Test in Nano Fabrics
      In ReCoSoC'08 Workshop Proceedings, S. 4, 2008

    • N. Dahm, M. Huebner, J. Becker
      FPGA Based Stepper Motor Control Function Exploiting Run-Time Reconfiguration
      In ReCoSoC'08 Workshop Proceedings, S. 4, 2008

    • C. Schuck, B. Haetzer, J. Becker
      An Interface for a Decentralized 2d-Reconfiguration on Xilinx Virtex-FPGAs for Organic Computing
      In ReCoSoC'08 Proceedings, 2008

    • F. Thoma, M. Kuehnle, M. Huebner, J. Becker, K. D. Mueller-Glaser
      MORPHEUS integrated toolset
      In DATE 2008 University Booth, 2008

    • M. Traub, O. Sander, A. Rathner, J. Becker
      Generating Hardware Descriptions from Automotive Function Models for an FPGA-Based Body Controller: A Case Study
      In , 2008

    • O. Sander, B. Glas, J. Becker, K. D. Mueller-Glaser
      AN EXPLOITATION OF RECONFIGURABLE HARDWARE ARCHITECTURES FOR CAR-TO-CAR COMMUNICATION CONSIDERING AUTOMOTIVE REQUIREMENTS
      In FISITA World Automotive Congress 2008, 2008

    • A. Klimm, O. Sander, J. Becker, S. Subileau
      A Hardware/Software Codesign of a Co-processor for Real-Time Hyperelliptic Curve Cryptography on a Spartan3 FPGA
      In ARCS, S. 188-201, 2008

    Veröffentlichungen nach Jahren auflisten
    Aktuelle 2017 2016 2015 2014 2013 2012 2011 2010 2009 2008 2007 2006 2005 2004 2003 2002 2001 2000 1999 1998 1997 1996 1995