english  | Home | Impressum | KIT
Becker

Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Institutsleiter (Sprecher)
Raum: 324
Tel.: +49 721 608-42502
Fax: +49 721 608-42925
beckerBiu6∂kit edu

Engesserstr. 5

76131 Karlsruhe



Prof. Dr.-Ing. Dr. h. c. Jürgen Becker

Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 400 Veröffentlichungen (und mehr als 30 Patenten) mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker war von 2012 bis 2014 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).
2013 hat Prof. Becker die Ehrendoktorwürde (Dr. h. c.) der Technischen und Wirtschaftswissenschaftlichen Universität (TWU) Budapest erhalten.

 

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

  • System-on-Chip (SoC), Network-on-Chip (NoC)
  • Hardware Software Codesign
  • Multi-Core Prozessorarchitekturen
  • Dynamisch Rekonfigurierbare Systeme
    • Hardwarearchitekturen und Akzeleratoren
    • Dynamisch partielle Rekonfigurationstechniken
  • Hardware Synthesemethoden und Multi-Domain Modellierungs- & Simulationsverfahren
  • Cyber-Physical Systems (CPS)

     

    Lehre

     

    Aktivitäten

     

    Konferenzen


    • FPL (International Conference on Field-Programmable Logic and Applications)
    • RAW (Reconfigurable Architecture Workshop)
    • ARC (International Symposium on Applied Reconfigurable Computing)
    • ISVLSI (IEEE Computer Society Annual Symposium on VLSI)
    • IEEE SOCC (IEEE International System-on-Chip Conference)
    • PATMOS (International Workshop on Power And Timing Modeling, Optimization and Simulation)

     

    Projekte

     

    Projekt ARAMiS II

    Zukünftige sicherheitskritische Anwendungen in der Automobil- und Luftfahrt-Industrie, aber auch das Zukunftsthema Industrie 4.0 zeigen einen deutlich steigenden Bedarf an digitaler Rechenleistung.
    Diesem Bedarf entspricht, dass auch die Prozessoren von eingebetteten Systemen in nächster Zeit auf Multicore-Technologie basieren werden, die in anderen Anwendungsgebieten wie PCs, Tablets und Smartphones längst erfolgreich verwendet werden.
    (https://www.itiv.kit.edu/5158.php
     

    Projekt ARAMiS

    ARAMiS (Automotive, Railway and Avionics Multicore Systems) hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen.
    (https://www.itiv.kit.edu/4835.php)

     

    Projekt ARGO

    Verbesserung der Leistung und Reduktion der Kosten, ohne dabei die funktionalen Sicherheit zu beeinflussen, sind die wichtigsten Anforderungen für eingebettete elektronische Systeme zum Beispiel in der Luft- und Raumfahrttechnologie, der Automatisierungstechnik und der Automobilindustrie.
    (https://www.itiv.kit.edu/4833.php)

     

    Projekt InvasIC

    Unter dem Begriff Invasives Rechnen wird ein völlig neues Paradigma für den Entwurf und die Programmierung zukünftiger paralleler Rechensysteme erforscht. Die Grundidee besteht darin, parallelen Programmen die Fähigkeit zu verleihen, in einer als Invasion bezeichneten Phase ressourcengewahr Berechnungen auf eine Menge aktuell verfügbarer Ressourcen zu verteilen, und nach paralleler Abarbeitung diese in einer als Rückzug bezeichneten Phase wieder frei zu geben.
    (https://www.itiv.kit.edu/4837.php)

     

     

    Innovation:

     

     

    emmtrix Technologies GmbH
    Die emmtrix Technologies GmbH ist ein Spin-Off des Instituts für Informationsverarbeitung (ITIV) am Karlsruher Institut für Technologie (KIT). Das Unternehmen entwickelt Softwarewerkzeuge, welche die Programmierung von Mehrkernprozessoren in eingebetteten Systemen (z.B. Fahrassistenzsysteme) signifikant vereinfacht und optimiert.
    (www.emmtrix.com)

     

     

     

    

    22 Veröffentlichungen im Jahr 2006


    21 Journals & Bücher
    • A. Chandra-Sekaran, O. Sander, K. Paulsson, M. Huebner, J. Becker, K. D. Mueller-Glaser
      Novel HW/SW Design Methodologies for Ad-Hoc Sensor Networks in Future Applications
      In Proceedings of the 8th International Workshop on Computer Science and Information Technologies (CSIT) 2006, Karlsruhe, Germany, Band Volume 1, 2006

    • C. Morra, M. Sackmann, S. Shukla, J. Becker, R. Hartenstein
      From Equation to VHDL: Using Rewriting Logic for Automated Function Generation
      In Field Programmable Logic and Applications, 2006. FPL '06. International Conference on, S. 1-4, 2006

    • K. Paulsson, M. Huebner, J. Becker
      Strategies to On- Line Failure Recovery in Self- Adaptive Systems based on Dynamic and Partial Reconfiguration
      In Adaptive Hardware and Systems, 2006. AHS 2006. First NASA/ESA Conference on, S. 288-291, 2006

    • M. Boden, S. Rulke, J. Becker
      A high-level target-precise model for designing reconfigurable HW tasks
      In Parallel and Distributed Processing Symposium, 2006. IPDPS 2006. 20th International, S. 8 pp.-, 2006

    • M. Ullmann, J. Becker
      Communication concept for adaptive intelligent run-time systems supporting distributed reconfigurable embedded systems
      In Parallel and Distributed Processing Symposium, 2006. IPDPS 2006. 20th International, S. 8 pp.-, 2006

    • M. Huebner, C. Schuck, J. Becker
      Elementary block based 2-dimensional dynamic and partial reconfiguration for Virtex-II FPGAs
      In 20th International Parallel and Distributed Processing Symposium, 2006. IPDPS 2006., S. 8 pp.-, 2006

    • K. Paulsson, M. Huebner, M. Jung, J. Becker
      Methods for run-time failure recognition and recovery in dynamic and partial reconfigurable systems based on Xilinx Virtex-II Pro FPGAs
      In Emerging VLSI Technologies and Architectures, 2006. IEEE Computer Society Annual Symposium on, Band 00, S. 6 pp.-, 2006

    • S. Shukla, N. W. Bergmann, J. Becker
      QUKU: a two-level reconfigurable architecture
      In Emerging VLSI Technologies and Architectures, 2006. IEEE Computer Society Annual Symposium on, Band 00, S. 6 pp.-, 2006

    • P. Benoit, L. Torres, G. Sassatelli, M. Robert, G. Cambon, J. Becker
      Dynamic hardware multiplexing: improving adaptability with a run time reconfiguration manager
      In Emerging VLSI Technologies and Architectures, 2006. IEEE Computer Society Annual Symposium on, Band 00, S. 6 pp.-, 2006

    • M. Huebner, C. Schuck, M. Kuehnle, J. Becker
      New 2-dimensional partial dynamic reconfiguration techniques for real-time adaptive microelectronic circuits
      In IEEE Computer Society Annual Symposium on Emerging VLSI Technologies and Architectures, 2006., Band 00, S. 6 pp.-, 2006

    • M. Huebner, J. Becker
      Dynamic and Partial FPGA Self-Reconfiguration Using Real-Time LUT-Based Network-On-Chip Adaptive Topologies for Xilinx FPGAs
      In Journal of Integrated Circuits and Systems, Band 1, 2006

    • C. Morra, M. Sackmann, J. Becker, R. Hartenstein
      Using Rewriting Logic to Generate Differrent Implementations of Polynomial Approximations in Coarse-Grained Architectures
      In 2nd International Workshop on Reconfigurable Communication Centric System-on-Chips (ReCoSoC'06) Montpellier, France July 2006, 2006

    • G. Boettger, M. Huebner, M. Dreschmann, C. Klamouris, K. Paulsson, T. Kueng, A. W. Bett, J. Becker, W. Freude, J. Leuthold
      Optically Powered Video Camera Network
      In 13. VDE-ITG-Fachtagung Kommunikationskabelnetze Köln 12.-13. Dez. 2006 ITG-Fachbericht Band 197, S. pp.123-124, 2006

    • M. Huebner, J. Becker
      Tutorial on Macro Design for Dynamic and Partially Reconfigurable Systems
      In RC-Education2006, Karlsruhe, Germany, 2006

    • M. Huebner, J. Becker
      Seamless Design Flow for Run-Time Reconfigurable Automotive Systems
      In Date2006, Autotmotive Friday Workshop, Munich, Germany, 2006

    • K. Paulsson, M. Huebner, J. Becker
      On-Line Optimization of FPGA Power-Dissipation by Exploiting Run-time Adaption of Communication Primitives
      In SBCCI2006, Brazil, 2006

    • J. Becker, M. Huebner, K. Paulsson
      Physical 2D Morphware and Power Reduction Methods for Everyone
      In Dagstuhl Seminar, April 2006, Schloss Dagstuhl, 2006

    • J. Becker, M. Huebner
      Run-time Reconfigurabilility and other Future Trends
      In Invited Talk, SBCCI 2006, Ouro Preto, Brazil, September 2006, 2006

    • M. Huebner, J. Becker
      Exploiting Dynamic and Partial Reconfiguration for FPGAs - Toolflow, Architecture and System Integration
      In Invited Tutorial, SBCCI 2006, Ouro Preto, Brazil, September 2006, 2006

    • C. Klamouris, G. Boettger, M. Huebner, M. Dreschmann, K. Paulsson, A. W. Bett, T. Kueng, J. Becker, W. Freude, J. Leuthold
      Optically powered platform with Mb/s transmission over a single fiber
      In 32th European Conf. Optical Communications (ECOC'06), Cannes, France, paper We3.P.170, September 2006; Proc. Vol.3 (2006) pp.461-462, 2006

    • J. Becker, M. Huebner
      Dynamically Reconfigurable Hardware: "A promising Way to On-Line Diagnosis, Fault-Tolerance and Reliability
      In ISDS 2006, Romania, 2006

    1 Konferenz- & Workshop-Beiträge
    • J. E. Becker, C. Bieser, J. Becker, K. D. Mueller-Glaser
      Evaluation of a Packet Switching Algorithm for Network on Chip Topologies using a Xilinx Virtex-II FPGA based Rapid Prototyping System
      In IEEE International Symposium on Industrial Electronics 2006, Band 4, S. 3184-3189, 2006

    Veröffentlichungen nach Jahren auflisten
    Aktuelle 2017 2016 2015 2014 2013 2012 2011 2010 2009 2008 2007 2006 2005 2004 2003 2002 2001 2000 1999 1998 1997 1996 1995