Lebenslauf

Studium der Informatik an der Universität Kaiserslautern (Vertiefung Technische Informatik), Abschluss 1992 mit dem Diplom. Von 1992 bis 1997 Wissenschaftlicher Mitarbeiter am Lehrstuhl für Rechnerstrukturen mit Forschungsinteressen in Rechnerarchitekturen (rekonfigurierbare Akzeleratoren), Hardware/Software Codesign und parallelisierenden Compilern, Administrator des europäischen Entwurfsprojekts EUROCHIP an der Universität Kaiserslautern. Abschluss in 1997 mit der Promotion (Dr.-Ing.). Von 1997 bis 2001 Wissenschaftlicher Assistent im Fachbereich Elektrotechnik und Informationstechnik (Lehrstuhl Mikroelektronische Systeme) an der TU Darmstadt. In der Lehre wurden High-Level Synthese und VLSI CAD Algorithmen vertreten, in der industrienahen Forschung Schwerpunkte in dynamisch rekonfigurierbaren Systems-on-Chip und IP-basierten Anwendungsabbildungsverfahren bearbeitet.

2001 Ruf an die Universität Karlsruhe (TH), Institutsleitung des Instituts für Technik der Informationsverarbeitung (ITIV) in der Fakultät für Elektrotechnik und Informationstechnik, Direktor der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) und von 2001 bis 2005 Stellvertretender Direktor (geschäftsführend) des International Department an der Universität Karlsruhe (TH). Landeslehrpreisträger Baden-Württemberg 2003.

Autor und Coautor von mehr als 250 Veröffentlichungen mit Schwerpunkt Architekturen und Entwurf von Eingebetteten Elektronischen Systemen mit vielfältigen u.a. industriellen Projekten, insbesondere im Bereich Automotive. Aktiv als Tagungsleiter und in zahlreichen Programmausschüssen internationaler Konferenzen und Workshops, Mitglied der GI und Senior Member des IEEE, Sprecher der GI/ITG-Fachgruppe Architekturen für hochintegrierte Schaltungen. Außerdem Mitarbeit im Editorial Board of IEEE Transaction on Computers und Executive Committee der Deutschen Sektion des IEEE. Professor Becker war von Oktober 2005 als Prorektor der Universität Karlsruhe (TH), bzw. von Oktober 2009 bis März 2012 als Chief Higher Education Officer (CHEO) des KIT zuständig für den Bereich Studium und Lehre. Prof. Becker ist seit 01.07.2012 CLUSTER Generalsekretär (Consortium aus 12 Universitäten).

Forschung

Leitung des Forschungsbereichs „Eingebettete elektronische Systeme“ mit den Forschungsprojekten

• Systementwurf für rekonfigurierbare Hardware im Automobil
• IP-basierter Mikroelektronikentwurf für Mobilfunksysteme
• Hardware/Software Codesign und Architektursynthese
• Hardware-Synthese und System-on-Chip-Integration

Lehre

• Auszeichnung mit dem Landeslehrpreis 2003
• Digitaltechnik
• Hardware-Synthese und -Optimierung
• Studienarbeit Systems Engineering
• Team-Studienarbeit Systems Engineering
• Hardware/Software Codesign
• Kommunikationssysteme und Protokolle
• Praktikum System-on-Chip (SoC)
• Seminar über wissenschaftliche Arbeiten auf dem Gebiet der Informationsverarbeitung

Aktivitäten

• seit 01.07.2012 CLUSTER Generalsekretär (Consortium Linking Universities of Science and Technology for Education and Research)
• Institutsleiter in KSETA (Karlsruhe School of Elementary Particle and Astroparticle Physics: Science and Technology)
• Sprecher der GI/ITG-FachgruppeArchitekturen für hochintegrierte Schaltungen
• Stellvertretender Direktor des International Department
• Stellvertretender Bereichsleiter der Gruppe Embedded Systems and Sensors Engineering (ESS) des Forschungszentrum Informatik (FZI) an der Universität Karlsruhe (TH).
• Dagstuhl Seminar Dynamically Reconfigurable Architectures.
• 11th Reconfigurable Architectures Workshop RAW 2005.
• International conference on Field-Programmable Logic and its Applications (FPL 2004).
• Associate Editor IEEE Transaction on Computers
• Executive Committee der Deutschen Sektion des IEEE
• Symposium on Integrated Circuits and Systems Design (SBCCI 2004)
• IEEE International SoC Conference (SOCC 2004)
• IEEE Computer Society Annual Symposium on VLSI 2005
• Dozent an der HECTOR School of Engineering and Management, Technology Business School des KIT

22 Veröffentlichungen im Jahr 2006

• M. Huebner, J. Becker
  Dynamic and Partial FPGA Self-Reconfiguration Using Real-Time LUT-Based Network-On-Chip Adaptive Topologies for Xilinx FPGAs
  In Journal of Integrated Circuits and Systems, Band 1, 2006


• C. Morra, M. Sackmann, J. Becker, R. Hartenstein
  Using Rewriting Logic to Generate Differrent Implementations of Polynomial Approximations in Coarse-Grained Architectures
  In 2nd International Workshop on Reconfigurable Communication Centric System-on-Chips (ReCoSoC'06) Montpellier, France July 2006, 2006


• G. Boettger, M. Huebner, M. Dreschmann, C. Klamouris, K. Paulsson, T. Kueng, A. W. Bett, J. Becker, W. Freude, J. Leuthold
  Optically Powered Video Camera Network
  In 13. VDE-ITG-Fachtagung Kommunikationskabelnetze Köln 12.-13. Dez. 2006 ITG-Fachbericht Band 197, S. pp.123-124, 2006


• M. Huebner, J. Becker
  Tutorial on Macro Design for Dynamic and Partially Reconfigurable Systems
  In RC-Education2006, Karlsruhe, Germany, 2006


• M. Huebner, J. Becker
  Seamless Design Flow for Run-Time Reconfigurable Automotive Systems
  In Date2006, Autotmotive Friday Workshop, Munich, Germany, 2006


• K. Paulsson, M. Huebner, J. Becker
  On-Line Optimization of FPGA Power-Dissipation by Exploiting Run-time Adaption of Communication Primitives
  In SBCCI2006, Brazil, 2006


• J. Becker, M. Huebner, K. Paulsson
  Physical 2D Morphware and Power Reduction Methods for Everyone
  In Dagstuhl Seminar, April 2006, Schloss Dagstuhl, 2006


• A. Chandra-Sekaran, O. Sander, K. Paulsson, M. Huebner, J. Becker, K. D. Mueller-Glaser
  Novel HW/SW Design Methodologies for Ad-Hoc Sensor Networks in Future Applications
  In Proceedings of the 8th International Workshop on Computer Science and Information Technologies (CSIT) 2006, Karlsruhe, Germany, Band Volume 1, 2006


• J. Becker, M. Huebner
  Run-time Reconfigurabilility and other Future Trends
  In Invited Talk, SBCCI 2006, Ouro Preto, Brazil, September 2006, 2006


• M. Huebner, J. Becker
  Exploiting Dynamic and Partial Reconfiguration for FPGAs - Toolflow, Architecture and System Integration
  In Invited Tutorial, SBCCI 2006, Ouro Preto, Brazil, September 2006, 2006


• C. Klamouris, G. Boettger, M. Huebner, M. Dreschmann, K. Paulsson, A. W. Bett, T. Kueng, J. Becker, W. Freude, J. Leuthold
  Optically powered platform with Mb/s transmission over a single fiber
  In 32th European Conf. Optical Communications (ECOC'06), Cannes, France, paper We3.P.170, September 2006; Proc. Vol.3 (2006) pp.461-462, 2006


• J. Becker, M. Huebner
  Dynamically Reconfigurable Hardware: "A promising Way to On-Line Diagnosis, Fault-Tolerance and Reliability
  In ISDS 2006, Romania, 2006


• K. Paulsson, M. Huebner, M. Jung, J. Becker
  Methods for run-time failure recognition and recovery in dynamic and partial reconfigurable systems based on Xilinx Virtex-II Pro FPGAs (Link)
  In Emerging VLSI Technologies and Architectures, 2006. IEEE Computer Society Annual Symposium on, Band 00, S. 6 pp.-, 2006


• M. Boden, S. Rulke, J. Becker
  A high-level target-precise model for designing reconfigurable HW tasks (Link)
  In Parallel and Distributed Processing Symposium, 2006. IPDPS 2006. 20th International, S. 8 pp.-, 2006


• M. Ullmann, J. Becker
  Communication concept for adaptive intelligent run-time systems supporting distributed reconfigurable embedded systems (Link)
  In Parallel and Distributed Processing Symposium, 2006. IPDPS 2006. 20th International, S. 8 pp.-, 2006


• K. Paulsson, M. Huebner, J. Becker
  Strategies to On- Line Failure Recovery in Self- Adaptive Systems based on Dynamic and Partial Reconfiguration (Link)
  In Adaptive Hardware and Systems, 2006. AHS 2006. First NASA/ESA Conference on, S. 288-291, 2006


• C. Morra, M. Sackmann, S. Shukla, J. Becker, R. Hartenstein
  From Equation to VHDL: Using Rewriting Logic for Automated Function Generation (Link)
  In Field Programmable Logic and Applications, 2006. FPL '06. International Conference on, S. 1-4, 2006


• S. Shukla, N. W. Bergmann, J. Becker
  QUKU: a two-level reconfigurable architecture (Link)
  In Emerging VLSI Technologies and Architectures, 2006. IEEE Computer Society Annual Symposium on, Band 00, S. 6 pp.-, 2006


• P. Benoit, L. Torres, G. Sassatelli, M. Robert, G. Cambon, J. Becker
  Dynamic hardware multiplexing: improving adaptability with a run time reconfiguration manager (Link)
  In Emerging VLSI Technologies and Architectures, 2006. IEEE Computer Society Annual Symposium on, Band 00, S. 6 pp.-, 2006


• M. Huebner, C. Schuck, M. Kuehnle, J. Becker
  New 2-dimensional partial dynamic reconfiguration techniques for real-time adaptive microelectronic circuits (Link)
  In IEEE Computer Society Annual Symposium on Emerging VLSI Technologies and Architectures, 2006., Band 00, S. 6 pp.-, 2006


• M. Huebner, C. Schuck, J. Becker
  Elementary block based 2-dimensional dynamic and partial reconfiguration for Virtex-II FPGAs (Link)
  In 20th International Parallel and Distributed Processing Symposium, 2006. IPDPS 2006., S. 8 pp.-, 2006


• J. E. Becker, C. Bieser, J. Becker, K. D. Mueller-Glaser
  Evaluation of a Packet Switching Algorithm for Network on Chip Topologies using a Xilinx Virtex-II FPGA based Rapid Prototyping System (Link)
  In IEEE International Symposium on Industrial Electronics 2006, Band 4, S. 3184-3189, 2006

Veröffentlichungen nach Jahren auflisten