english  | Home | Impressum | KIT
.

M. Sc. Simon Reder

Wissenschaftlicher Mitarbeiter
Gruppe: Prof. Becker
Raum: 125.1
Tel.: +49 721 608-42880
Fax: +49 721 608-42511
simon rederIpw2∂kit edu

Engesserstr. 5

76131 Karlsruhe



M. Sc. Simon Reder

Lebenslauf

  • Bachelor-Studium der Elektrotechnik und Informationstechnik am KIT
    • Bachelor-Abschluss im November 2011
  • Master-Studium der Elektrotechnik und Informationstechnik am KIT
    • Master-Abschluss im Mai 2014
    • Titel der Master-Arbeit: "Adaptiver Algorithmus und Tool-Chain zur Beschleunigung von SystemC auf Many-Core Architekturen"
  • Mitarbeiter am ITIV seit 2014

 

 

Forschung

Modellierung und Simulation digitaler Hardware/Software-Systeme

Der Entwurf digitaler Hardware/Software-Systeme baut heute vorwiegend auf modellbasierten Methoden auf. Bei der Spezifikation, dem Debugging und der Verifikation kommen dabei häufig simulationsbasierte Verfahren zum Einsatz, die auch auf abstrakten Modellen des Systems angewandt werden können und keine konkrete Implementierung voraussetzen. Die Forschung im Bereich der Modellierungs- und Simulationsansätze ist  entscheidend um die Entwicklungszeiten angesichts der steigenden Komplexität moderner digitaler Systeme langfristig in einem angemessenen Rahmen zu halten. 

 

Parallele System-Simulation

Die parallele Simulation auf Multicore- oder Manycore-Rechnerplattformen bildet einen vielversprechenden Ansatz um die Laufzeit von Simulationen zu reduzieren. Speziell im Bereich der Simulation von digitalen Systemen wird die Verwendung mehrerer Prozessorkerne von den gängigen Simulationstools bisher kaum unterstützt und effizente Simulationsverfahren zur Auslastung von Multi- und Manycoreplattformen sind gegenstand aktueller Forschung.

 

Echtzeitfähige Hardware/Software-Systeme

Im Zuge der Digitalisierung finden digitale Hardware/Software-Systeme Einzug in immer mehr Bereiche des alltäglichen Lebens. Das schließt oft auch sicherheitskritische Bereiche wie beispielsweise die zahlreichen elektronischen Sicherheits- und Assistenzsysteme im modernen Automobil mit ein. In solchen Anwendungsbereichen ist es von entscheidender Bedeutung, dass sowohl die Hardware als auch die Software echtzeitfähig sind. Echtzeitfähigkeit bedeutet dabei, dass der Prozessor bzw. die Software in jeder denkbaren Situation garantiert innerhalb eines vorgegebenen Zeitlimits auf bestimmte Ereignisse reagieren muss. Für den schlechtesten möglichen Fall können solche garantierten Reaktionszeiten im Allgemeinen nur mit speziell dafür entwickelter Hardware und Software gewährleistet werden. Insbesondere bei der Verwendung von modernen Mehrkern-Prozessoren gibt es dabei noch einige ungelöste Probleme und offene Forschungsfragen.

 

 

 

Lehre

Praktikum Entwurf digitaler Systeme

 

 

Studentische Arbeiten

Es sind Bachelor- und Masterarbeiten in den folgenden Bereichen möglich:

  • Parallele/verteilte Simulationssysteme
  • Hardware-Entwicklung für echtzeitfähige Rechnerplattformen
  • Compilertechnologien für Echtzeit-Prozessorsysteme
 

 

 

M. Sc. Simon Reder
Titel Datum
offen (zu vergeben)
offen (zu vergeben)
offen (zu vergeben)
vergeben




Aktuelle Veröffentlichungen


Journals & Bücher
  • S. Reder, C. Roth, H. Bucher, O. Sander, J. Becker
    Adaptive algorithm and tool flow for accelerating SystemC on many-core architectures
    In Microprocessors and Microsystems, 2015

Konferenz- & Workshop-Beiträge
  • Steven Derrien, Isabelle Puaut, Panayiotis Alefragis, Marcus Bednara, H. Bucher, Clément David, Yann Debray, Umut Durak, Imen Fassi, Christian Ferdinand, Damien Hardy, Angeliki Kritikakou, Gerard Rauwerda, S. Reder, Martin Sicks, T. Stripf, Kim Sunesen, Timon ter Braak, Nikolaos S. Voros, Juergen Becker
    WCET-Aware Parallelization of Model-Based Applications for Multi-Cores: the ARGO Approach
    In Design, Automation and Test in Europe (DATE) 2017, Lausanne, Switzerland, 2017

  • C. Roth, S. Reder, H. Bucher, O. Sander, J. Becker
    Adaptive Algorithm and Tool Flow for Accelerating SystemC on Many-Core Architectures
    In 17th Euromicro Conference on Digital System Design (DSD), 2014, 2014

  • C. Roth, H. Bucher, S. Reder, O. Sander, J. Becker
    Improving Parallel MPSoC Simulation Performance by Exploiting Dynamic Routing Delay Prediction
    In 8th International Workshop on Reconfigurable Communication-centric Systems-on-Chip, Darmstadt, 2013

  • C. Roth, H. Bucher, S. Reder, F. Buciuman, O. Sander, J. Becker
    A SystemC Modeling and Simulation Methodology for Fast and Accurate Parallel MPSoC Simulation
    In 26th Symposium on Integrated Circuits and Systems Design, Curitiba - Brazil, 2013

  • C. Roth, S. Reder, G. Erdogan, O. Sander, G. Almeida, H. Bucher, J. Becker
    Asynchronous Parallel MPSoC Simulation on the Single-chip Cloud Computer
    In International Symposium on System-on-Chip, Tampere, Finland, 2012

Veröffentlichungen nach Jahren auflisten
Aktuelle 2017 2015 2014 2013 2012