english | Home | Impressum | KIT
.

Dipl.-Ing. Carsten Tradowsky
Wissenschaftlicher Mitarbeiter
Raum: 126.2
Tel.: +49 721 608-47659
Fax: +49 721 608-42511
carsten tradowskyKki0∂kit edu
 Engesserstr. 5

76131 Karlsruhe

Dipl.-Ing. Carsten Tradowsky

Lebenslauf

  • Geboren im Mai 1985
  • Studium Elektro- und Informationstechnik am KIT
    • Vertiefungsrichtung: System On Chip
    • Führungskompetenz und unternehmerisches Denken (FunD)
  • Diplomarbeit: Entwurf und Modellierung einer laufzeitadaptiven Prozessorpipeline auf Basis des LEON3
  • Studienarbeit: Design und Implementierung eines Testprozessors auf Basis der Xilinx PicoBlaze Architektur

  

Forschung

  • SFB InvasIC
  • Laufzeitadaptive, anwendungsspezifische invasive Mikroarchitekturen
  • Rekonfigurierbare System-on-Chip Prozessorarchitekturen

  

Lehre

 

Studentische Arbeiten:

Dipl.-Ing. Carsten Tradowsky
Titel Datum
Studentische Arbeiten im Bereich anwendungs-spezifische Prozessoren offen (zu vergeben)
Design und Implementierung von dynamischer Block RAM Adressierung für adaptive Cache-Strukturen auf Xilinx FPGAs offen (zu vergeben)
Studentische Arbeiten im Bereich rekonfigurierbare Hardware und adaptive Mikroarchitekturen offen (zu vergeben)
Design und Implementierung eines Co-Prozessors für Lokalisierungsalgorithmen offen (zu vergeben)
Design und Implementierung eines ASIPs für Lokalisierungsalgorithmen offen (zu vergeben)
Entwurf, Modellierung und Evaluierung der Cache- bzw. Speicher-Hierarchie auf Basis des LEON3 offen (zu vergeben)
Design und Implementierung eines adaptiven Multi-Pipeline Konzeptes auf Basis des LEON3 offen (zu vergeben)
Design und Implementierung eines adaptiven Multi-Core Cache-Kohärenz-Protokolls auf Basis des LEON3 offen (zu vergeben)
Design und Implementierung einer adaptiven superskalaren Architektur auf Basis des LEON3 offen (zu vergeben)
High-Level Modeling of Massively Parallel Multiprocessor Systems-on-Chip with Distributed Memory offen (zu vergeben)
Virtualization Layer for Enabling Homogeneity in Heterogeneous Multiprocessor Systems-on-Chip Architectures offen (zu vergeben)


HiWi-Stellen
Titel


Bearbeitete und abgeschlossene studentische Arbeiten
Thema Art der Arbeit Bearbeiter/in
Design und Implementierung von rekonfigurierbaren adaptiven Cache-Strukturen auf Xilinx FPGAs; Design and Implementation of Reconfigurable Adaptive Cache Structures on Xilinx FPGAs Masterarbeit (Nr. 1721) Vesper, Malte
Vergleich von modellbasierten high-level Beschreibungen für FPGA Zielarchitekturen anhand von Audio-Signalverarbeitungsalgorithmen; Comparison of model-based high-level descriptions for FPGA target architectures based on audio signal processing algrithms Bachelorarbeit 06.05.2013 (Nr. 1710) Held, Felix
Modellierung und Evaluation der invasiven Mikroarchitektur Diplomarbeit 08.04.2013 (Nr. 1671) Masing, Leonard
Design und Implementierung einer laufzeitadaptiven balancierten Prozessor-Pipeline auf Basis des LEON3 Bachelorarbeit 08.04.2013 (Nr. 1668) Knjasev, Viktor
Erweiterung der Co-Simulation um Online und Offline Debugging Methoden; Co-simulation extension by Online and Offline Debugging methods Bachelorarbeit 13.03.2013 (Nr. 1670) Mechler, Michael
Entwurf und Modellierung eines online Hardware-Monitors für die LEON3 Prozessorpipeline Diplomarbeit 08.02.2013 (Nr. 1651) Tsague, Jean Paul
Evaluation, Implementierung und Optimierung von adaptiven Sprungvorhersagen Diplomarbeit 17.01.2013 (Nr. 1643) Härdle, Manuel
Konzeptionierung, Modellierung und anwendungsspezifische Optimierung eines Low-Power Prozessors auf Basis der ARM Architektur Diplomarbeit 06.11.2012 (Nr. 1594) Harbaum, Tanja
Design und Implementierung von adaptiven Cache-Strukturen; Design and Implementation of adaptive Cache structures Bachelorarbeit 22.10.2012 (Nr. 1618) Braun, Maximilian
Design und Implementierung von Signalverarbeitungsalgorithmen auf unterschiedlichen Zielarchitekturen; Design and implementation of signal processing algorithms on different target architectures Bachelorarbeit 22.10.2012 (Nr. 1615) Seidenspinner, Erik
Bestimmung von Temperaturgradienten auf rekonfigurierbarer Hardware Bachelorarbeit 07.05.2012 (Nr. 1567) Cordero, Enrique




4 Veröffentlichungen im Jahr 2012


  • C. Tradowsky, E. Cordero, T. Deuser, M. Huebner, J. Becker
    Determination of On-Chip Temperature Gradients on Reconfigurable Hardware (Link)
    In Reconfigurable Computing and FPGAs (ReConFig), 2012 International Conference on, S. 1-8, 2012

  • M. Huebner, D. Goehringer, C. Tradowsky, J. Henkel, J. Becker
    Adaptive processor architecture - invited paper (Link)
    In Embedded Computer Systems (SAMOS), 2012 International Conference on, S. 244-251, 2012

  • C. Tradowsky, F. Thoma, M. Huebner, J. Becker
    LISPARC: Using an architecture description language approach for modelling an adaptive processor microarchitecture (Best Work-in-Progress (WiP) Paper Award) (Link)
    In Industrial Embedded Systems (SIES), 2012 7th IEEE International Symposium on, S. 279-282, 2012

  • C. Tradowsky, F. Thoma, M. Huebner, J. Becker
    On Dynamic Run-Time Processor Pipeline Reconfiguration (Link)
    In Parallel and Distributed Processing Symposium Workshops PhD Forum (IPDPSW), 2012 IEEE 26th International, S. 419-424, 2012

Veröffentlichungen nach Jahren auflisten
Aktuelle 2013 2012 2011