english | Home | Impressum | KIT
Jan Heißwolf

Dipl.-Ing. Jan Heißwolf
Wissenschaftlicher Mitarbeiter
Raum: 218.1
Tel.: +49 721 608-46500
Fax: +49 721 608-42511
heisswolfZzp1∂kit edu
 Engesserstr. 5

76131 Karlsruhe

Dipl.-Ing. Jan Heißwolf

Lebenslauf

  • Geboren im Februar 1984
  • Studium der Elektrotechnik und Informationstechnik an der Universität Karlsruhe (TH)
  • Mitarbeiter am ITIV seit Oktober 2009 

Forschung

Projektarbeit:

  • Invadierbare Networks-on-Chip

Eigene Forschungsinteressen:

  • Many-Core-Prozessor-Architekturen (Processing-Elemente u. Verbindungsstrukturen)
  • Network-on-Chip (Rekonfigurierbarkeit u. Laufzeitadaption, Strukturen, Ressourcenminimierung, QoS)
  • Prozessor-Design (Rekonfigurierbarkeit, Superskalarität, VLIW, ISAs) 

Lehre

  • Betreuung der Vorlesung "Digitaltechnik"
Dipl.-Ing. Jan Heißwolf
Titel Datum
Intelligente Energiesparmaßnahmen für On-Chip Netzwerke offen (zu vergeben)
Prädiktionsmechanismen für On-Chip Kommunikation offen (zu vergeben)
Entwicklung eines Many-Core Prozessormodells zur parallelen Simulation auf dem Single-chip Cloud Computer offen (zu vergeben)
Entwicklung einer Many-Core-Architektur offen (zu vergeben)
Realisierung eines intelligenten Network-on-Chip Router offen (zu vergeben)
Networks-on-Chip On-Chip - Kommunikation der nächsten Generation offen (zu vergeben)
Entwicklung und Implementierung eines hybriden Network on Chip mit Circuit Switching Support offen (zu vergeben)
Entwicklung, Implementierung und FPGA-Test eines Network on Chip Routers offen (zu vergeben)




4 Veröffentlichungen im Jahr 2012


  • J. Heisswolf, R. Koenig, J. Becker
    A Scalable NoC Router Design Providing QoS Support Using Weighted Round Robin Scheduling (Link)
    In Parallel and Distributed Processing with Applications (ISPA), 2012 IEEE 10th International Symposium on, S. 625-632, 2012

  • J. Heisswolf, A. Zaib, A. Weichslgartner, R. Koenig, T. Wild, J. Teich, A. Herkersdorf, J. Becker
    Hardware-assisted Decentralized Resource Management for Networks on Chip with QoS (Link)
    In Parallel and Distributed Processing Symposium Workshops PhD Forum (IPDPSW), 2012 IEEE 26th International, S. 234 -241, 2012

  • J. Henkel, A. Herkersdorf, L. Bauer, T. Wild, M. Huebner, R. K. Pujari, A. Grudnitsky, J. Heisswolf, A. Zaib, B. Vogel, V. Lari, S. Kobbe
    Invasive Manycore Architectures
    In Proceedings of the 17th Asia and South Pacific Design Automation Conference (ASP-DAC), S. 193--200, 2012

  • J. Becker, S. Friederich, J. Heisswolf, R. Koenig, D. May
    Hardware Prototyping of Novel Invasive Multicore Architectures
    In Proceedings of the 17th Asia and South Pacific Design Automation Conference (ASP-DAC), S. 201--206, 2012

Veröffentlichungen nach Jahren auflisten
Aktuelle 2013 2012 2011