english | Home | Impressum | KIT
Jan Heißwolf

Dipl.-Ing. Jan Heißwolf
Wissenschaftlicher Mitarbeiter
Raum: 218.1
Tel.: +49 721 608-46500
Fax: +49 721 608-42511
heisswolfMcz2∂kit edu
 Engesserstr. 5

76131 Karlsruhe

Dipl.-Ing. Jan Heißwolf

Lebenslauf

  • Geboren im Februar 1984
  • Studium der Elektrotechnik und Informationstechnik an der Universität Karlsruhe (TH)
  • Mitarbeiter am ITIV seit Oktober 2009 

Forschung

Projektarbeit:

  • Invadierbare Networks-on-Chip

Eigene Forschungsinteressen:

  • Many-Core-Prozessor-Architekturen (Processing-Elemente u. Verbindungsstrukturen)
  • Network-on-Chip (Rekonfigurierbarkeit u. Laufzeitadaption, Strukturen, Ressourcenminimierung, QoS)
  • Prozessor-Design (Rekonfigurierbarkeit, Superskalarität, VLIW, ISAs) 

Lehre

  • Betreuung der Vorlesung "Digitaltechnik"
Dipl.-Ing. Jan Heißwolf
Titel Datum
Intelligente Energiesparmaßnahmen für On-Chip Netzwerke offen (zu vergeben)
Prädiktionsmechanismen für On-Chip Kommunikation offen (zu vergeben)
Entwicklung eines Many-Core Prozessormodells zur parallelen Simulation auf dem Single-chip Cloud Computer offen (zu vergeben)
Entwicklung einer Many-Core-Architektur offen (zu vergeben)
Realisierung eines intelligenten Network-on-Chip Router offen (zu vergeben)
Networks-on-Chip On-Chip - Kommunikation der nächsten Generation offen (zu vergeben)
Entwicklung und Implementierung eines hybriden Network on Chip mit Circuit Switching Support offen (zu vergeben)
Entwicklung, Implementierung und FPGA-Test eines Network on Chip Routers offen (zu vergeben)




Aktuelle Veröffentlichungen


  • S. Roloff, A. Weichslgartner, J. Heisswolf, F. Hannig, J. Teich
    {NoC} Simulation in Heterogeneous Architectures for {PGAS} Programming Model
    In Proceedings of the 16th International Workshop on Software and Compilers for Embedded Systems (SCOPES), S. 52--61, 2013

  • J. Heisswolf, A. Zaib, A. Weichslgartner, R. Koenig, T. Wild, J. Teich, A. Herkersdorf, J. Becker
    Virtual Networks - Distributed Communication Resource Management
    In ACM Trans. Reconfigurable Technol. Syst., S. 13, 2013

  • C. Pham-Quoc, J. Heisswolf, S. Werner, Z. Al-Ars, J. Becker, K. L. M. Bertels
    Hybrid Interconnect Design for Heterogeneous Hardware Accelerators
    In Proc. Design, Automation & Test in Europe Conference & Exhibition, S. 4, 2013

  • J. Heisswolf, A. Weichslgartner, A. Zaib, R. Koenig, T. Wild, A. Herkersdorf, J. Teich, J. Becker
    Hardware Supported Adaptive Data Collection for Networks on Chip
    In Parallel and Distributed Processing Symposium Workshops PhD Forum (IPDPSW), 2013 IEEE 27th International, S. 8, 2013

  • J. Heisswolf, R. Koenig, J. Becker
    A Scalable NoC Router Design Providing QoS Support Using Weighted Round Robin Scheduling (Link)
    In Parallel and Distributed Processing with Applications (ISPA), 2012 IEEE 10th International Symposium on, S. 625-632, 2012

Veröffentlichungen nach Jahren auflisten
Aktuelle 2013 2012 2011